光・マイクロ波半導体 品質／信頼性ハンドブック TN

テクニカル・ノート

光・マイクロ波半導体

品質／信頼性ハンドブック

資料番号

PQ10478JJ02V0TN（第2版）

発行年月

June 2006 NS CP(K)

© NEC Electronics Corporation 2004, 2006

•  本資料に記載されている内容は2006年6月現在のもので，今後，予告なく変更することがあります。 量産設計の際には最新の個別データ・シート等をご参照ください。 •  文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は，本資料の誤りに関し，一切 その責を負いません。 •  当社は，本資料に記載された当社製品の使用に関連し発生した第三者の特許権，著作権その他の知的財 産権の侵害等に関し，一切その責を負いません。当社は，本資料に基づき当社または第三者の特許権， 著作権その他の知的財産権を何ら許諾するものではありません。 •  本資料に記載された回路，ソフトウエアおよびこれらに関する情報は，半導体製品の動作例，応用例を 説明するものです。お客様の機器の設計において，回路，ソフトウエアおよびこれらに関する情報を使 用する場合には，お客様の責任において行ってください。これらの使用に起因しお客様または第三者に 生じた損害に関し，当社は，一切その責を負いません。 •  当社は，当社製品の品質，信頼性の向上に努めておりますが，当社製品の不具合が完全に発生しないこ とを保証するものではありません。当社製品の不具合により生じた生命，身体および財産に対する損害 の危険を最小限度にするために，冗長設計，延焼対策設計，誤動作防止設計等安全設計を行ってください。 •  当社は，当社製品の品質水準を「標準水準」，「特別水準」およびお客様に品質保証プログラムを指定 していただく「特定水準」に分類しております。また，各品質水準は，以下に示す用途に製品が使われ ることを意図しておりますので，当社製品の品質水準をご確認ください。   標準水準：コンピュータ，OA機器，通信機器，計測機器，AV機器，家電，工作機械，パーソナル機 器，産業用ロボット   特別水準：輸送機器（自動車，電車，船舶等），交通用信号機器，防災・防犯装置，各種安全装置， 生命維持を目的として設計されていない医療機器   特定水準：航空機器，航空宇宙機器，海底中継機器，原子力制御システム，生命維持のための医療機 器，生命維持のための装置またはシステム等  当社製品のデータ・シート，データ・ブック等の資料で特に品質水準の表示がない場合は，標準水準製 品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には，事前 に当社販売窓口までお問い合わせください。 （注） （１）本事項において使用されている「当社」とは，NECエレクトロニクス株式会社およびNECエレク トロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいう。 （２）本事項において使用されている「当社製品」とは，（１）において定義された当社の開発，製造 製品をいう。 M8E 02.11

2

テクニカル・ノート PQ10478JJ02V0TN

本版で改訂された主な箇所 箇 全般

所

内

容

NEC 化合物デバイス株式会社が NEC エレクトロニクス株式会社に吸収合併された ことに伴う内容見直し

テクニカル・ノート PQ10478JJ02V0TN

3

ま

え

が

き

平素はNECエレクトロニクス（株）化合物デバイス事業部の光・マイクロ波半導体商品をご愛顧いただき まして厚く御礼申し上げます。 このたび当事業部の商品の品質・信頼性保証の考え方とその取り組み，評価解析技術等をまとめました 『光・マイクロ波半導体

品質／信頼性ハンドブック』が完成しましたのでお届けいたします。

化合物デバイス事業部は，お客様の未来を拓くため，最先端の光技術，シリコンおよび化合物マイクロ波 技術によるベスト・ミックス・ソリューションをご提供します。

ベスト・ミックス・ソリューションをご提供させていただくには，商品の高品質・信頼性が何よりも重要 と考え全社一丸となって設計・開発から製造・ロジスティクスにいたる活動の改善に取り組んでいます。本 書は，当事業部商品の品質・信頼性保証をご理解いただき，お客様の品質・信頼性の確保や活動の推進の一 助として，他のドキュメントと併用していただければと存じます。

当事業部では，今後とも徹底した品質改善と改革でお客様のより良いビジネスパートナーを目指して，最 上級のご満足の実現に努めてまいります。 今後ともご指導，ご鞭撻の程お願い申し上げます。

2006年 6月

NECエレクトロニクス（株）化合物デバイス事業部

4

テクニカル・ノート PQ10478JJ02V0TN

総

第1章

第2章

第3章

第4章

目

次

品質保証システム ...........................................................................9 1. 1

品質システム ..................................................................................................9

1. 2

品質保証契約／協定 .....................................................................................14

1. 3

製品開発における品質確保...........................................................................14

1. 4

変更管理 .......................................................................................................21

1. 5

標準類の体系と管理 .....................................................................................23

1. 6

購入部品材料および購入製品の管理 ............................................................25

1. 7

生産会社（関係会社）との品質保証体制およびサブコン管理 ....................25

1. 8

製品の識別およびトレーサビリティ ............................................................26

1. 9

製造品質保証システム..................................................................................27

1. 10

選別・検査品質保証システム.....................................................................35

1. 11

設備，計測器の管理 ...................................................................................36

1. 12

不適合品の管理...........................................................................................38

1. 13

予防活動・是正処置 ...................................................................................39

1. 14

流通品質保証システム................................................................................41

1. 15

工程情報管理およびお客様クレーム対応システム ....................................43

1. 16

品質記録 .....................................................................................................46

1. 17

統計的手法..................................................................................................46

1. 18

環境管理への取り組み................................................................................50

半導体の信頼性.............................................................................53 2. 1

信頼性の考え方.............................................................................................53

2. 2

信頼性試験....................................................................................................57

2. 3

故障率の予測方法 .........................................................................................65

故障モードとメカニズム ..............................................................70 3. 1

概

要 .......................................................................................................70

3. 2

主な故障モードとメカニズム.......................................................................72

3. 3

使用環境における障害..................................................................................95

故障解析 .....................................................................................136 4. 1

故障解析について .......................................................................................136

4. 2

主な解析手法 ..............................................................................................142

4. 3

解析のための加工技術................................................................................171 テクニカル・ノート PQ10478JJ02V0TN

5

4. 4

第5章

第6章

故障解析装置一覧 .......................................................................................180

設計容易化および信頼性解析手法 ..............................................184 5. 1

概

要 .....................................................................................................184

5. 2

品質機能展開 ..............................................................................................184

5. 3

パラメータ設計...........................................................................................189

5. 4

テスト容易化設計 .......................................................................................196

5. 5

FMEA ..........................................................................................................198

半導体デバイスのご使用にあたって ..........................................201 6. 1

はじめに .....................................................................................................201

6. 2

セット設計上の注意事項 ............................................................................202

6. 3

包装，保管，運搬，取り扱い上の注意事項 ...............................................222

6. 4

ESDに対する注意事項................................................................................229

6. 5

ラッチアップに対する注意事項 .................................................................235

6. 6

測定上の注意事項 .......................................................................................236

6. 7

デバイス実装上の注意事項.........................................................................239

付録A 抜取検査.....................................................................................243 A. 1

抜取検査とは..............................................................................................243

A. 2

AQL抜取表（MIL-STD-105）.....................................................................248

A. 3

LTPD抜取表（MIL-S-19500） ...................................................................252

付録B 信頼性の基礎数理 ......................................................................254 B. 1

信頼性の尺度と故障率 ...............................................................................254

B. 2

信頼性解析のための確率分布 ....................................................................258

B. 3

加速寿命試験の故障モデル ........................................................................264

B. 4

信頼性の推定 確率紙による解析（ワイブル型ハザード確率紙） .............264

付録C 温度湿度試験加速モデル式 ........................................................267 付録D Q&A集........................................................................................268

6

D. 1

一般的なQ&A .............................................................................................268

D. 2

故障率に関するQ&A ..................................................................................269

テクニカル・ノート PQ10478JJ02V0TN

第1章 品質保証システム … 9 1. 1

品質システム … 9

1. 2

品質保証契約／協定 …

1. 3

製品開発における品質確保 … 14

14

1. 3. 1

概

1. 3. 2

製品開発 … 14

1. 3. 3

信頼性設計 … 15

1. 3. 4

デザインレビュー（設計審査） … 17

1. 3. 5

品質認定 … 17

要

… 14

1. 4

変更管理

… 21

1. 5

標準類の体系と管理 …

1. 6

購入部品材料および購入製品の管理 … 25

1. 7

生産会社（関係会社）との品質保証体制およびサブコン管理 …

1. 8

製品の識別およびトレーサビリティ … 26

1. 9

製造品質保証システム … 27

23

1. 9. 1

概

1. 9. 2

ウエハ工程 … 27

1. 9. 3

製造工程クリーン化活動 … 30

1. 9. 4

組立工程 … 31

1. 9. 5

静電気対策 … 34

要

25

… 27

1. 10

選別・検査品質保証システム … 35

1. 11

設備，計測器の管理 … 36

1. 12

不適合品の管理 … 38

1. 13

予防活動・是正処置 … 39

1. 14

流通品質保証システム … 41

1. 14. 1

包装設計管理 … 41

1. 14. 2

流通品質管理 … 42 テクニカル・ノート

PQ10478JJ02V0TN

7

1. 14. 3 1. 15

流通不具合の低減 … 42

工程情報管理およびお客様クレーム対応システム

1. 15. 1

工程情報管理システム … 43

1. 15. 2

お客様クレーム対応 … 44

1. 15. 3

信頼性データの収集とサービス … 46

1. 16

品質記録

1. 17

統計的手法 … 46

8

… 46

1. 17. 1

概

1. 17. 2

SPC (Statistical Process Control)

1. 18

… 43

要 … 46 …

47

環境管理への取り組み … 50

1. 18. 1

概

要 … 50

1. 18. 2

環境マネジメントシステム … 51

1. 18. 3

鉛フリー化基本方針 … 51

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

1. 1 品質システム （1）基本方針 化合物デバイス事業部は，他社より速く最適ソリューションを供給できる強みを持っています。 当事業部の広範囲なネットワークは開発，研究段階から量産まですべての関係会社，部門をカバー しており，専門知識や技術を集約，活用できます。当事業部はすべての製品開発プログラムを R&D&P（Research & Development & Production）体制に組み込み，効率化を図っています。お客 様からの専門的なご要求は，直接当事業部R＆Dグループに入り，開発が終わるとスムーズに量産 ラインへ引き渡されます。このように総合的なコラボレーション体制により，お客様のニーズに即 応いたします。最先端技術，R&D&P体制，および緊密な技術サポートにより，化合物デバイス事 業部はお客様の光デバイス＆マイクロ波デバイス製品へのあらゆるニーズに応え，信頼できるパー トナーとなります。

（2）品質戦略 半導体製品の品質やサービスを高めお客様に満足戴くために，以下の活動を行い全体最適化を図っ ています。 ①

設計段階での品質・信頼性の作り込み 設計段階で高品質・信頼性を確保するために，過去のトラブルを十分検証し，設計環境の高度化 と先端技術に対応した評価・解析技術を適用しています。

②

製造工程での品質・信頼性の作り込み 源流管理により不良品，異常品を作らない，出荷しないために製造工程の高度化・統計的管理手 法等の継続的改善と品質モニタリング，是正処置の徹底を図っています。

③

お客様満足度の向上推進 お客様からパートナーとして認めていただけるように，単に半導体製品の品質に限らず多様化す るお客さまのご要求に対して積極的に対応しています。またお客様の声がスムーズに生産会社まで 展開し市場の変化に追従できる仕組み作りを推進しています。

（3）CS活動 CS（Customer Satisfaction）活動方針を毎年掲げて，顧客満足を目指した活動を展開しています。 この活動はマーケティング・販売，設計・開発，生産，スタッフのすべての部門を包含し，お客様 の満足要素であるTQRDC（Technology，Quality，Responsiveness，Delivery，Cost）の確実な改 善による最適ソリューションの提供を図りお客様の価値を高めるものです。

テクニカル・ノート

PQ10478JJ02V0TN

9

第1章

品質保証システム

本活動では，さまざまな局面でいただいたお客様の声をフィードバックし改善に結びつけていま す。

（4） 品質保証組織 化合物デバイス事業部の品質保証組織を図1−1に示します。 ｢品質の作り込み｣の言葉のごとく各生産会社の製造部門は，その製造条件の維持向上に努め，品質 管理部門ではその製品に関して部品材料の受け入れ品質確保，製造工程の品質確認，出荷品質の維持 確保，出荷後の品質サービス等を担当し，工場長（事業部長）主催の品質会議，定期品質パトロール を運営し製品およびサービスの品質・信頼性向上に努めています。

また当事業部の品質方針および事業部方針に基づいた重点管理項目，目標値ならびに重点施策計画 を達成するため，市場品質，生産，工程品質等の状況を把握し，当事業部製品生産に携わる関係者の 認識の統一かつ，製品の品質維持向上を図る目的で，当事業部および生産会社の代表者を招集し，事 業部長主催の品質会議を開催しております。

当事業部の品質保証を統括する信頼性品質管理部門は以下の役割を実施しております。 （a）生産会社を統括する部門として，要素技術・プロセス開発とそれら技術の生産会社への展開， 製造品質クレームに対する水平展開，是正処置を推進します。 （b）お客様に対し半導体製品の品質責任を担う部門として，半導体製品の品質・信頼性に関する 企画立案，開発品の品質信頼性試験・評価，品質モニタリング，クレーム品の調査・解析を 担当します。 （c） 最適ソリューションを提供するビジネスパートナーとなるために，工場を含めた全社のCS（顧 客満足度）向上活動と品質向上活動の企画，推進および実行を担当します。

10

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

図1−1 品質管理に関する組織概要

事業部長

営業部門 製品開発部門

日本の生産会社  • NEC山形

光半導体

 • NEC関西  • 中央電子工業株式会社

マイクロ波化合物半導体

 • 九州電子株式会社  • 内藤電誠工業株式会社

マイクロ波シリコン半導体

信頼性品質管理部

海外の生産会社  • NECセミコンダクターズ・マレーシア  • 頻光半導体股分有限公司

品質会議

テクニカル・ノート

PQ10478JJ02V0TN

11

第1章

品質保証システム

（5）品質保証体系 お客様のニーズに合った製品をタイムリーに提供するため商品の企画段階から開発，設計，試作， 評価，量産，出荷，サービスにいたるまでISO9001を始めとした品質保証の国際規格，あるいは業 界，お客様の要求に適合した品質システムを確立し実行しています。図1−2に品質保証体系を示し ます。 まず，企画の段階で，お客様のニーズ，ウォンツを多面的に調査検討し，製品機能の概要が明確 となったあとに，具体的製品の開発設計に入ります。 開発設計段階ではシステム設計，回路設計，構造設計，製法設計などが並行して行われます。特 に複雑高度化しているIC設計においては，設計段階での検証が非常に重要になります。設計段階が 終了した時点で総合的なデザインレビュー（DR）が信頼性品質管理部門および関係部門で実施さ れます。 設計終了後に，製品の試作を行いますが，試作段階では製品の最適な製造条件を確認します。試 作品の信頼性評価試験，電気的品質検査で目標とする基準を達成したことが確認されたあとに，総 合判断を行い，正式に量産への移管が完了します。 量産段階では均一な品質維持のためのコンピュータを用いた管理，品質情報収集とフィードバッ クシステムの導入を推進しています。また設備，装置の信頼性も製品品質に大きな影響を与えるこ とを認識して，TPM（Total Productive Maintenance）活動とSPC（Statistical Process Control）管 理を推進しています。 部品材料など原材料，生産設備，環境，計測機器，品質記録管理，作業オペレータや技術者の品 質に関する諸教育，訓練，小集団活動，更には変更，是正管理などISO9001品質システムに基づい た諸活動を展開しています。 量産品が長期信頼性的に問題ないかどうかの確認は，代表製品を用いた長期信頼性試験で確認し， お客様・市場で発生した不具合は解析され，量産あるいは設計にフィードバックされます。 この活動は，品質保証体系に含まれるすべての分野の組織，個人レベルで行われるとともに，品 質保証プロセスのさまざまな段階でPDCA（Plan Do Check Action）のサイクルを回転し，品質創 造と維持改善を推進しています。 この品質保証体系に添った活動は，お客様との緊密なパートナーシップを構築することが基本で あり常にお客様とのパートナーシップを大切にしたいと考えています。

12

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

図1−2 品質保証体系図 お客様

営業部門

技術部門

信頼性品質管理部門

計画部門

生産会社

技術研究

市場調査 企

商品企画

画 新製品開発審議会

開 発 ・ 設 計

試   作

ご評価

開発・設計

設 計

設計審査

試 作

試作・評価

評 価

DS注 設計審査（設計検証）

試 作

量産試作・評価

評 価 信頼性評価

サンプル配布

評 価

量産化設計審査

量産化審査

新製品発売審議会 ご評価

サンプル配布

購入仕様書 ご注文

製造標準制定 生産計画

販売計画

製   造

改善対策

製 造

製造品質情報

出 荷

受け入れ検査

入 庫

最終検査

変更管理

市場（使用） 不具合

受 理

クレーム受付

市   場

クレーム受付調査・解析・是正措置 回 答

調査報告書 市場・品質情報

注 DS: Design Sample

テクニカル・ノート

PQ10478JJ02V0TN

13

第1章

品質保証システム

1. 2 品質保証契約／協定 電子機器のライフサイクルを通じての安全性を確保するには電子機器製造業者が中心となり，関係業者 等との緊密なパートナーシップを構築し，各々が各々の役割を果たすことが重要です。 化合物デバイス事業部は，上記の考え方からお客様と品質・信頼性の維持・向上のため品質保証契約書 を締結させていただいています。 この品質保証契約書は，お客様と連携し所定の品質・信頼性を確保・維持していくために当事者が実施 すべき事項を明確にしたものです。 近年，ベアダイのご採用が増えてきております。しかしながら，このベアダイはパッケージングされた 製品と比較して，品質保証が十分とは言えません。また，取り扱い方によっては品質・信頼性を著しく損 なう恐れもあります。故障した場合，調査解析が難しい場合が多くなります。 ベアダイの取引に際しては，このような事情をお客様に説明し，事前にお客様のご要求品質と化合物デ バイス事業部としてできることの明確化のために「ベアダイ取引に関する契約」および「ベアダイの品質 保証に関する覚書」を締結させていただいています。

1. 3 製品開発における品質確保 1. 3. 1

概

要

お客様のニーズにマッチした機能，性能，品質・信頼性を備えた半導体デバイス製品を開発するうえ で設計はきわめて重要な工程です。ここでは，化合物デバイス事業部における製品開発，信頼性設計， デザインレビューおよび，品質認定に関して説明します。

1. 3. 2 製品開発 化合物デバイス事業部における製品開発は，市場調査，お客様の要求把握から開発設計等の各工程で の信頼性作り込みと，製造，検査および信頼性試験等における信頼性品質の保証ならびに製品出荷の管 理とアフターサービスにいたる品質保証体系の一環として実施されています。 図1−2に品質保証体系図を示します。

（1）企画 半導体デバイス製品の新製品開発は，まず，お客様のニーズの把握から始まります。このニーズ には製品に求められる機能，性能はもとよりお客様の使用目的に適合した品質・信頼性要求レベル 等を含み，当該マーケットの技術動向，競合他社との競争優位性，ビジネス性等を踏まえて商品企 画提案としてまとめられます。この企画提案は，事業部内外の開発基盤技術を踏まえた新要素技術 開発計画，保有する品質・信頼性技術情報を参照して，目標とする品質・信頼性レベルを確保する ための設計計画等を含め総合的な開発計画として立案されます。 14

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

（2）開発設計・試作評価・量産化 半導体デバイス製品の開発設計は企画段階で立案された開発計画に基づき注意深く進められま す。製品の基本的品質は設計段階でその下地が決まります。半導体製造プロセスのディープサブミ クロン化の進展と製品に搭載されるシステムの大規模化・高集積化に伴い製品開発設計の設計プロ セスは複雑化し，かつ多工程化が著しくなっています。この環境において確実に製品機能・性能お よび信頼性・品質を製品に作り込むために設計ルール，設計手法や設計ライブラリ等の標準化を製 造プロセスの工程能力等を考慮して進め開発設計に適用しています。また，設計品質そのものの確 保・向上を確実にするために，開発設計の要となる設計工程で設計審査（デザインレビュー等）を 実施し，その設計工程で確認すべきポイント，たとえば，設計ルール遵守の確認，設計確認事項の チェック，安全性確保の確認，信頼性上の問題有無確認等が有識者を交えて行われます。開発設計 の最終工程のデザインレビューを経て製品試作の工程に入りますが，製品試作にあたっては製造プ ロセスの工程能力に見合った製造ばらつき要素を含めて試作が実施され，完成した試作品を対象と して徹底した特性評価，機能評価と信頼性試験が実施されます。所定の特性，機能が得られた試作 品に対しては，さらに，量産性評価が実施され安定した生産が可能であることと所定の品質基準に 基づいた信頼度試験結果が良好であることを踏まえて，品質認定が実施されます。以上の過程を経 て初めて量産化が計画されます。

1. 3. 3 信頼性設計 （1）信頼性設計の基本的な考え方 半導体デバイス製品は高集積化，高速動作化に伴い適用される製造プロセスもディープサブミク ロンの微細構造へと進み，チップ上の素子単体に対するストレスファクターを新たに考慮する必要 が出てくる等，お客様の期待品質の高度化と併せ信頼性設計はより重要なものになっております。 化合物デバイス事業部では信頼性設計を，製品開発フローの中に組み入れて，製品開発を行って おります。 基本的に半導体デバイス製品の信頼性は製品を構成する各パーツ（チップ内素子，チップやパッ ケージ）の信頼性に依存して成り立っております。したがって製品としての信頼性の確保・向上は， 各構成要素の信頼性能力をハーモナイズして総合的に得る必要があります。 一般的に信頼性はバスタブ曲線などで示されるように初期故障期，偶発故障期，摩耗故障期の3 段階に分けられますが，当事業部では初期故障に関しては適正なスクリーニングによる除去を，偶 発故障に関しては製造工程管理による除去を実施しております。そして摩耗故障に関しては拡散プ ロセス，パッケージの開発段階および製品の回路・レイアウト設計において信頼性設計を実施し， 市場での実使用で開発製品が摩耗故障にいたらないように，製品寿命（摩耗故障期に至る時間）を 確保し，また，製品の生産段階ではプロセスモニタ等の活用による製造プロセスのばらつき管理等 を通じて信頼性品質維持に努めております。以上，信頼性設計とは，半導体デバイス製品が第3章 で示される故障モードへの摩耗耐性を持ち，お客様に安心して使用していただけるだけの信頼性品 質を，その主たる電気的パフォーマンスとバランスをとりながら，ともに製品開発段階で作り込む テクニカル・ノート

PQ10478JJ02V0TN

15

第1章

品質保証システム

活動一般を指しております。また，お客様からの特別な品質レベル確保要求がある場合は，これに 対応した製品開発プログラムを独自に整備して製品開発段階から量産にいたるすべてのプロセス で開発および生産が管理されます。この具体例としては車載用途向け製品における ISO/TS16949:2002対応が挙げられます。この要求に対応する製品開発では，商品企画段階から， システム設計，回路設計，製品試作・評価，量産化措置にいたる各開発工程で当該要求事項に基づ いた管理が実施され，お客様と連携をとりながら開発が進められます。

（2）製品の基本要素である製造プロセスとパッケージに関する信頼性設計 基本的に化合物デバイス事業部の信頼性設計は，信頼性シミュレーション，各種の実験データ・ 評価結果，品質モニタデータ等から｢設計基準｣を整備し，それに基づき製品設計を実施することで 製品ごとの信頼性を確保するというコンセプトを持っております。 「設計基準」は製造工程別に拡散プロセス／パッケージ（組立）についてそれぞれ以下の手順で 整備されます。

（a）製造プロセスの信頼性設計 ①

お客様の要求（信頼性品質を含む）を適用対象製品のターゲットマーケットの技術動向，競

合他社との競争優位性，ビジネス性等を勘案して品質機能展開等で明確にします。これにより当 該プロセスで実現すべき構成素子レベル，チップレベルの各目標特性，性能，信頼性能力等が明 らかになります。その後以下の手順で行います。

②

新規の拡散プロセスを開発する場合，第3章の主な故障モードでの劣化を加速試験によって

観察することができる評価用TEG（TEST ELEMENT GROUP）チップを開発します。この故障 モード選択はその拡散プロセスの特性・実績に基づきそのつど決定されますが，主として，アル ミ配線のエレクトロマイグレーション，ゲート酸化膜のTDDB，トランジスタのホットキャリア， リーク電流，アルミスライド，ESD／ラッチアップ耐性等が評価されます。このときTEGチップ には製造プロセスの量産時のばらつきが考慮された評価水準が盛り込まれて試作・評価が実施さ れます。

③

上記のTEGチップを用いて加速環境試験を実施し，実使用での換算寿命を確認します。

④

得られた寿命が問題ない場合，その評価水準から「設計基準」を作成します。ここで整備さ

れる｢設計基準｣はトランジスタの基本特性，配線容量，素子レイアウトのディメンジョン等を規 定したもので，チップ上のレイアウト設計を実施していくうえで守るべき事柄が記述されていま す。このとき，製造プロセスの仕様条件も設計基準化された素子の諸特性がきちんと確保・コン トロールされるように決定されます。寿命の面で目標特性が未達成の場合は製造プロセスのフロ ーや製造条件面での仕様見直し（問題点のフィードバック）を行い，再び評価を行い所望の性能 が得られるまで改善が図られます。 16

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

（b）パッケージの信頼性設計 新規の半導体パッケージが開発された場合，その中に基本的な電気的特性を持つチップを組 み入れてTEGとし，主として，ボードアセンブリ耐熱性（実装時熱ストレス），対環境性（熱 的ストレス，機械的ストレス）等の面から加速環境試験を実施し，実使用面でも問題ないレベ ルであることを確認の上で実製品設計のための設計基準を整備します（加速環境試験は主とし てMIL-STD-883等の世界標準に従い実施しております）。 ここで整備される｢設計基準｣はパッケージングの材料，ワイヤボンディングやチップマウン ト時のルール，熱抵抗算出ルール等で，チップのパッケージング設計を行う際に守るべき事柄 が記述されています。

1. 3. 4 デザインレビュー（設計審査） 化合物デバイス事業部の半導体デバイス製品の開発設計におけるデザインレビューとは，開発設計の 要となる設計工程の終了時に設計成果物が「設計基準」を遵守していること，付帯した設計ルールを守 っていること，当該設計のインプットである設計仕様を確実に取り込み実現していること，過去の不具 合事例等の知見が反映されていること等をチェックし，設計の次工程へ進める可否判断をすることを指 しております。 開発設計におけるデザインレビューは設計工程により種々の審査会等で実行されますがこの一連の デザインレビューの中で最も大きなマイルストンにあたる“新製品試作開始にあたってのデザインレビ ュー”の概要を以下に説明します。 図1−2 品質保証体系図に示した新製品開発体系に従って，システム設計，回路設計，レイアウト設 計等の各設計階層を経て作り上げられた設計成果物はこのデザインレビューにより後述の各項につい て徹底的な審査が実施され，この審査をパスした設計成果物（すなわちマスクパターンデータ）を用い て新製品の特性・機能確認用の製品試作が進められます。新製品の試作は，試作用マスクの製作から試 作拡散，試作パッケージ組立等のプロセスを必要とするため試作結果に不具合があった場合，フィード バック（再試作）により徹底して排除する必要があります。このため，当該デザインレビューには開発 担当技術部門および各専門部門（プロセス，組立，生産等）の参加を得て，所定の信頼性・品質確保措 置，製品安全対応措置，適用拡散プロセスに該当する設計基準・ルールの遵守，適用パッケージ組立基 準の遵守，機能・性能確保措置等を確認します。

1. 3. 5 品質認定 化合物デバイス事業部の半導体デバイス製品における品質認定は，製品の試作後の評価において機 能・性能，電気的特性と信頼性品質が商品企画時に意図したレベルにあり，お客様の満足を得られる品 質状態であることと，製品として安定して量産できる量産性についても検証・確認できたことを指しま す。基本的には品質認定が終了しないと量産段階へは移行できません。品質認定には事業部内における 認定とお客様における認定がありますが，ここでは事業部内認定に関し説明します。

テクニカル・ノート

PQ10478JJ02V0TN

17

第1章

品質保証システム

品質認定の手順概要 品質認定は開発製品を構成する各パーツ（チップ内素子，チップやパッケージ）の新規性に対応して 認定条件が異なります。たとえば製造プロセス−製造ライン，パッケージ等の要素がまったく新規で当 該開発製品が最初の適用製品である場合は最も厳重な信頼度・品質評価が認定条件として設定されます。 一方，先行開発製品で該当プロセス，パッケージ等について信頼度・品質面での量産実績が既にある場 合は，前述の認定条件より緩和された認定条件が当該開発製品には適用されます。このコンセプトは， 製品の信頼性が，前述のように，基本的には製造プロセスやパッケージそのものが持つ信頼性から成り 立っているため，それを製造ラインごとに確認できていれば，後続の開発製品においては開発製品毎に 異なる要素である回路構成，レイアウト等に重点を置いた信頼性・品質評価により各製品の品質認定を するというものです。

以下新製品の認定システムに関し説明します。

18

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

（1）新製品の認定 品質認定から量産移管までは以下の手順に従い実施されます。 図1−3の概略図をご参照ください。

図1−3 新製品認定までのフロー概略

新製品試作品

機能・性能評価 信頼性品質基準に 基づく信頼性評価 量産性評価

品質認定

新製品発売審議会

量  産

（a）信頼性品質基準に基づく評価 試作品を用いてあらかじめ定められた信頼性品質基準に基づく信頼性評価を実施します。 信頼性品質基準はお客様の品質・信頼性要求レベル，類似製品の市場要求品質の調査結果や 現状技術水準などを総合的に判断して，実使用状態において十分なお客様満足を得られる品質 基準を定めたもので，主として以下の要素から構成されています。

・初期不良混入率

・ESD／ラッチアップ

・市場故障率

・テストカバレッジ

・信頼性評価項目と条件

・その他

この品質基準はお客様の製品用途により大別して3基準（標準水準，特別水準，特定水準） を標準的に用意し，用途に適した品質水準の製品を採用いただけるように品質保証プログラム を整備しています。

テクニカル・ノート

PQ10478JJ02V0TN

19

第1章

品質保証システム

（b）試作品評価（機能・性能評価，量産性評価） 試作品を用いて，機能・性能の製品仕様への適合評価，製品量産時の製造マージンを考慮し た各種特性評価を行います。また，試作品の製造結果から量産を行ううえでの問題点が見い出 された場合は，製品設計へのフィードバックあるいは製造プロセスへのフィードバック等所定 の改善処置が施され，再度，改善処置が施された試作品の評価により問題点の改善を確認しま す。

（c）新製品発売審議会 試作品の上記評価結果，量産時の製品検査に適用するテストプログラム等のテスタビリティ や製造コストモデルの検討結果，その他量産移行時に必要な諸項目について審議します。当該 審議では，マーケティング，応用技術，製品設計，製造，信頼性などの各部門からのメンバー により，お客様のニーズ，要求が満足しているかを確認し，あわせて量産への移行が順調にで きるよう徹底的な検討が行われます。 基本的にはこの審議に合格した製品のみが次の量産段階に入ります。

20

テクニカル・ノート

PQ10478JJ02V0TN

第1章

1. 4

品質保証システム

変更管理

（1）変更管理 半導体デバイスは，常に機能，品質・信頼性，生産性の向上を目的に設計変更，工程変更，プロ セス変更を行っております。これらの変更を実施するに際しては，より改善を確実にするため十分 な評価と初期流動管理を実施し，変更に伴う新たな品質問題の発生を未然に防止するよう努めてい ます。図1−4に変更管理のフローを示します。技術部門によって立案された変更は，変更計画書を 作成し，関係部門による変更計画の審査，評価，変更申請書の作成と審査，変更の実施，初期流動 管理結果の確認を行います。

図1−4 変更管理フロー

変更の立案

変更計画書の作成

変更計画の審査

技術評価

変更申請書の作成 お客様への 変更通知 変更申請書の審査

変更実施

初期流動管理

結果確認

テクニカル・ノート

PQ10478JJ02V0TN

21

第1章

品質保証システム

変更計画および変更申請審査は，以下のこと等に着目し，変更に際しての万全な品質事故の防止 を図っています。 ・変更の内容とメリット ・製品品質への影響 ・評価内容 ・項目（特性，信頼性・・・） ・製品の識別 ・副作用の検討 ・変更日程 ・お客様への通知 また，技術評価は，TEGまたは製品評価を用いた信頼性評価などが行われ，関係部門により変更 申請の審査が行われ，技術評価結果から量産適用の可否が判定されます。 その結果より変更申請書が作成・審査され変更が実施されます。変更後は，初期流動管理を実施， 効果の確認が行われます。

（2）お客様への変更通知（PCN :Product Change Notice） （a）お客様が使用するうえでの影響を考慮し，お客様での評価期間を考え事前に通知します。 （b）変更通知には次の内容が含まれています。 ・対象製品 ・変更内容 ・変更理由 ・品質への影響とその評価結果 ・変更時期 ・識別方法

22

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

1. 5 標準類の体系と管理 半導体製品の企画，設計，生産，販売をシステマティックに行い，お客様のニーズに適切に応え，製品 品質の維持を確実なものとするために，関係部門が共有するルール，基準，方法などを標準化し，それを 遵守することは極めて重要なことです。 化合物デバイス事業部では，お客様のニーズ，或いは市場調査・技術開発などの結果を基に，お客様が 望む製品について，適切な品質と価格で要求する期日までにサービスを含めて，満足していただけるよう な標準化を推進し，それらを関係する部門間共通のルールまたは部門のルールとして体系化した標準類と しての制定を行っております。 また，標準類制定においては，できる限りお客様の要求事項，国際的な標準規格，方法，要求事項を積 極的に導入し，世界のどのお客様にも満足いただけるよう努力しております。 化合物デバイス事業部の標準類の体系を図1−5に示しますが，標準類の主なものは，管理標準，製品の 設計標準，製造にかかわる製造標準などです。

図1−5 標準類体系

品質マニュアル 業務手順書 管理基準 品質管理仕様書 設計基準 信頼性品質基準 設計基準 CAD標準 製品仕様書 購入仕様書 製造仕様書 検査仕様書 製造基準 保管仕様書 設備仕様書 図 面

テクニカル・ノート

PQ10478JJ02V0TN

23

第1章

品質保証システム

化合物デバイス事業部は，国内，海外に半導体，生産会社を有しております。標準類については，それ ぞれが独自の標準類体系を持ち作成，発行を行っております。 しかし，どこの生産会社で生産されても同一製品の品質は均一なものになるよう，標準類の作成と遵守 については，十分な配慮をしています。 その主な事項は，製品の品質を左右する基本的な事項および製品仕様は化合物デバイス事業部が規定し， 各生産会社においては，実施の仕様を規定しています。 化合物デバイス事業部と生産会社間の標準類の関係を図1−6に示します。

図1−6 化合物デバイス事業部と生産会社間の標準類関係

化合物 デバイス 事業部

化合物デバイス事業部仕様書

基本事項

生産会社

そのまま適用

化合物デバイス事業部仕様書

（太枠は化合物デバイス事業部発行）

具体的実施事項

生産会社の仕様書に

生産会社独自の仕様

置き換える

標準類体系と標準類には，技術革新や合理的な管理技術に適応する柔軟性が必要です。 事故対策あるいは改善活動等による是正処置・予防処置や合理化・適正化等を図るための制・改訂は無 論のこと，これら時代に即応した標準類体系と標準類については，積極的に見直しあるいは制・改訂を推 進しております。 近年はこれらを鑑み指定，配布などの迅速性，確実性等をも考慮し，紙による標準類を電子化システム に置き換えており，さらに完全ペーパレス化を図るため電子化を推進しております。 標準類の採番登録・発行・授受管理や旧版となり無効となった標準類の処置等については，その管理部 門を定め電子化された仕様書管理システム等を構築し，確実な新版管理・配布管理および回収・廃棄管理 を実施しております。 したがって，製品と仕様が一致しトレースすることが可能となります。 また，標準類は製品安全（PS）文書と位置付け，管理部門が保存しております。

24

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

1. 6 購入部品材料および購入製品の管理 品質，信頼性を維持し安定した生産を継続するには，必要な高品質の部品材料および購入製品を確保す ることが重要です。当事業部は，購入先および部品材料，購入製品を厳選し採用するために，ベンダー認 定制度を採用しています。 ベンダー選定は，サンプル作成評価，品質確認試験，品質保証体制，製造工程管理状態の品質監査を実 施し，ベンダーおよび部品材料認定を行っています。 購入部品材料および購入製品の品質保証は，受け入れ検査を行うとともにあわせて定期的なベンダーの 定期品質監査により品質の維持，改善を行っています。 また，受け入れ検査成績データの収集，生産会社の工程内の部品材料品質データなどの定期的な分析を 行い，ベンダーレイティングリストを作成し，購買に反映させています。 なお，部品材料および製品は，保管中に経時変化を起こさないよう適切な環境下に保管し品質確保を図 っています。

1. 7

生産会社（関係会社）との品質保証体制およびサブコ ン管理

化合物デバイス事業部では，生産会社（関係会社）との間で品質保証協約を締結し，その内容に基づき 役割分担し品質保証体制を整えています。各生産会社は，それぞれの品質管理部門により工程管理を行っ ております。今後，その工程管理情報をオンラインデータとして当事業部とネットワークで結び，管理で きるシステムの導入を検討していきます。当事業部の品質保証部門と生産会社との品質保証体制は，図1 −2の体系となっています。 プル型生産体制に対応し，予防処置と是正処置を密接な協力のもと品質保証しています。

テクニカル・ノート

PQ10478JJ02V0TN

25

第1章

品質保証システム

1. 8 製品の識別およびトレーサビリティ 製品の識別は製品に製造ロットコードの捺印を付与し，製品の製造履歴をトレースできるように管理し ています。下記に化合物デバイス事業部の標準的な捺印を示します。 なお，標準的な捺印は，パッケージの大きさなどにより一部省略されて表示される場合や，英数字でな く色記号で表示される場合などがあります。

●製造週コード捺印製品の例 02

010

＊＊＊＊＊ 化合物デバイス事業部管理コード 製造週コード（その年の第1週を01と表示） 製造年コード（西暦の下2桁）

国際標準ISO-8601に基づき，その年の最初の木曜日のある週を第1週としています。

●製造月コード捺印製品の例 2

9

＊＊＊＊＊＊＊ 化合物デバイス事業部管理コード 製造月コード（1∼9月を1∼9，10∼12月をX，Y，Zで表示） 製造年コード（西暦の下1桁）

26

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

1. 9 製造品質保証システム 1. 9. 1

概

要

（1）製造工程での品質保証 半導体デバイスの製造工程は，ウエハ上に基本素子，配線パターン等を作り込むウエハ工程と， これを製品に仕上げる組立工程からなります。製造後の品質確認のためにウエハ工程と組立工程の あとに電気的特性テストを行います。 製造工程で品質を作り込むために，工程内の各段階で製品の出来栄えチェックを行います。製造 設備については日常点検や定期的な保守を行っています。また，重要なパラメータについては管理 図による統計的工程管理（SPC）を実施し，常にばらつきの少ない製造を行うための改善活動を行 っています。 製造工程において品質に影響する項目としてはプロセスの変動のほかに，パーティクルによる欠 陥と静電気による絶縁膜破壊があり，これらの改善を継続的に実施しています。特に，ウエハ工程 では高い清浄度を維持するため設備発塵の低減を進めるとともにクリーンルーム中で防塵衣を着 用した作業を行い，さらに無塵化を進めています。 静電気対策としては設備の接地や導電性の床と靴による作業者の帯電防止などを行っています。

（2）ライン認定 半導体デバイスの新規製造ラインは生産開始時点でライン監査を行い標準類の整備，作業，保全， 環境，レイアウトの状況および試作品による信頼性評価結果の確認を行いラインの認定を行います。 問題があった場合は改善のための対策が実施されます。

（3）ライン保証 個々の工程で設備およびその作業の結果を定期的にチェックするとともに，変動要因を減らし工 程能力を向上させることにより品質の安定した品質を作り出すことができます。こうするとロット ごとのチェックが不要となり，ライン全体で製品の品質を保証することができるようになります。 この状態をライン保証と呼び一部のラインではすでに実施しています。

1. 9. 2 ウエハ工程 図1−7にウエハ製造工程の概要と品質管理のフローチャート例を示します。

テクニカル・ノート

PQ10478JJ02V0TN

27

第1章

品質保証システム

図1−7 ウエハ製造工程の概略と品質管理（シリコンICの例） 工  程

管理項目

シリコンウエハ ガス，薬品， フォトマスク 金属ターゲット

比抵抗 厚さ 反り

ウェル形成 •フォトリソグラフィ •イオン注入 •拡散

外観 層抵抗

形状の確認 注入量の確認

素子分離 •成膜 •フォトリソグラフィ •エッチング •酸化

膜厚 外観 寸法

膜厚さのモニタ 形状の確認 パターン寸法のモニタ

ゲート酸化

膜厚

酸化膜厚さのモニタ

ゲート電極形成 •成膜 •フォトリソグラフィ •エッチング

膜厚 外観 寸法

膜厚さのモニタ 形状の確認 パターン寸法のモニタ

SD領域形成 •フォトリソグラフィ •イオン注入

外観 層抵抗

形状の確認 注入量の確認

膜厚 外観

膜厚さのモニタ 形状の確認

配線形成 •アルミスパッタ •フォトリソグラフィ •エッチング

膜厚 外観 寸法

膜厚さのモニタ 形状の確認 パターン寸法のモニタ

パッシベーション形成 •成膜 •フォトリソグラフィ •エッチング

膜厚 外観 膜質

膜厚さのモニタ 形状の確認 膜質の管理

素子特性検査

電気的特性

電気的素子特性の良否判定

ウエハ検査

電気的特性

電気的素子特性の良否判定

コンタクト孔形成 •成膜 •フォトリソグラフィ •エッチング

ウエハ入庫

28

管理の目的

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

シリコンウエハ，化合物半導体ウエハなどの部品材料受け入れから始まり，成膜，パターン形成のプ ロセスをイオン注入，熱処理などの工程を交えて十数回繰り返し，総計数百もの工程を経てウエハ上に ICチップが完成します。このすべての工程においてプロセスチェックを行い設備の状態あるいは製品の 出来栄えを確認し，各工程で品質の作り込みを保証しています。

（1）成膜工程 成膜工程には，酸化，気相成長（CVD），スパッタなどの工程があります。 酸化工程では熱処理温度が重要なパラメータとなるため，装置管理のための熱電対管理を厳密に 行うとともに，処理温度，酸化膜厚の管理を行っています。 CVD工程では成膜温度とガス流量をコントロールするとともに出来上がった膜の膜厚，屈折率， エッチングレイトなどにより膜質を管理しています。 スパッタ工程はアルミなどの金属膜を形成する工程で，アルミ配線の信頼性を維持するため装置 の真空度，温度などを管理しています。出来栄えモニタとして膜厚測定，膜質チェックなどを行っ ています。

（2）フォトリソグラフィ工程 成膜工程でできた膜を加工してパターンを形成するのがフォトリソグラフィ工程で，通常フォト レジスト加工工程とエッチング工程が含まれますが，ここではフォトレジスト加工工程の説明をし ます。フォトレジスト加工工程はフォトレジスト塗布工程とマスクパターンを露光照射する露光工 程と現像工程からなり，成膜した膜上にフォトレジストのパターンを形成します。パターンの寸法， 形状を正常な状態に保つために，塗布工程ではフォトレジストの膜厚，露光工程では露光照度，レ ンズのフォーカス位置などを管理しています。

（3）エッチング 成膜した層を膜上に形成されたフォトレジストのパターンをマスクとして加工除去するのがエ ッチング工程です。エッチングの速さを管理して膜除去のし過ぎや不足がないようにしています。

（4）イオン注入 イオン注入工程は拡散層領域の形成やMOSトランジスタの主要特性であるVt電圧を制御するた めリンやボロンなどの不純物をウエハ表面に打ち込む工程で，注入量を管理するため拡散層の層抵 抗などをモニタしています。

（5）拡散工程 膜中あるいはシリコン基板中に打ち込まれた不純物を活性化し領域を広げるプロセスが拡散と 呼ばれる熱処理工程です。温度と時間を制御し，層抵抗などをモニタします。

テクニカル・ノート

PQ10478JJ02V0TN

29

第1章

品質保証システム

（6）ウエハ検査 ウエハ製造工程が完了すると，まず素子特性検査でトランジスタの基本特性をチェックしたあと ウエハ検査を行いウエハ上の各チップが電気的に正常に動作するかどうかを良否判定しています。 不良チップは識別され後工程で取り除かれます。工程内での作り込みに加えてウエハ検査による動 作チェックによりさらに信頼性の高いチップが半製品として入庫されます。

1. 9. 3 製造工程クリーン化活動 製造工程のクリーン化活動は，半導体製品の品質信頼性に影響するとともに，ウエハより取得するチ ップ数，換言すれば歩留りに直結しており結果的には原価，お客様にとっては購入価格に反映されます。 当事業部では，重要な技術活動の対象として取り組んでいます。

（1）清浄度のレベル 国際標準規格（ISO14644）および米国連邦規格（FED-STD-209D）の清浄度規格がありますが 国内外で一般的に使用されているのは，米国連邦規格です。その米国連邦規格を表1−1に示します。

表1−1 清浄度のレベル 清浄度クラス

塵埃数（0.5 μm以上）

適

用

工

程

クラス

1

クラス

10

10／立方フィート

拡散，配線など

クラス

100

100／立方フィート

拡散，配線など

クラス

1000

1000／立方フィート

用力室，保全室，更衣室など

クラス

10000

10000／立方フィート

用力室，保全室，更衣室など

1／立方フィート

例

リソグラフィ，拡散 ，配線など

（2）清浄度の確保とその方法

（a）清浄度の確保 ①

プラント設計 工場外の空気をフィルタで濾過し作業現場へ送り込むことでクリーンエアを確保する

とともに作業現場を陽圧化し壁やドアの隙間より入り込む塵埃を防止します。クラス1∼ 10程度の清浄度を確保するには，天井全体にフィルタを設置し床下に排気するオールダウ ンフローを採用しています。 ②

人体発塵の低減 作業者から生じる人体発塵も多く，防塵対策が必要となります。その主因は作業者より 生じる人体発塵であり着衣の繊維屑，皮膚より剥落する老廃物，化粧等からとなっていま す。これら人体発塵を低減するために，防塵衣を着用するとともに，その改良に努めてい ます。

③ 30

ラインの自動化 テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

人体からの発塵が製品に影響しないようにするため，製品の搬送および加工処理のライ ン自動化を推進し，高い清浄度が保たれるように考慮しています。作業者が作業するエリ アと製品が搬送，加工されるエリアを完全に分離することにより，さらに清浄度を上げる 工夫もしています。 ④

クリーンルーム雰囲気汚染への対応 集積度の向上と微細化の進展はフィルタを通過する分子，原子レベルの清浄度までおよ び，これらを塵埃と区別する意味で“クリーンルーム雰囲気汚染”と称して清浄度アップ に努めています。

（b）設備発塵の低減 製造設備の中で製品処理中に発生する異物粒子は製品の歩留りおよび品質に大きな影響を 与えるため設備発塵低減に力を入れて取り組んでいます。また，その改善の成果は常に他の生 産会社に展開されています。

1. 9. 4 組立工程 図1−8に半導体デバイスの製造（組立）工程の概要と品質管理のフローチャート例を示します。 ウエハ，組立材料の受け入れ検査から始まって最終製品検査までの製造工程の中で重要な管理ポイン トを設定し，これを定常的に監視し，異常に対して対策をとるという手法によって，品質保証活動を実 施しています。 各製造ラインにおいては，工程ごとに詳細な管理項目を定めた以下のようなプロセスチェック仕様を 整備し，運用しています。 プロセスチェックの項目は作業条件の設定に関するものと，製品の出来栄えに関するものに大別され， それぞれの管理項目についてチェック方法，チェック頻度，記録方法などを規定し，きめ細かい管理を 実施しています。また，信頼性品質に大きな影響を与える製造工程の作業環境，特に温度，湿度，塵埃， 純水についても重要な管理項目として，チェック方法，頻度，記録方法などを明確に定めています。

テクニカル・ノート

PQ10478JJ02V0TN

31

第1章

品質保証システム

図1−8 組立工程の概要と品質管理（プラスチックPKGの例） 工  程

管理項目

ウエハ

外観

ダイシング

外観，純水比抵抗

チップ外観

外観

管理の目的

ウエハの割れ，欠けの除去

リードフレーム チップ外観の良否判定

（割れ・欠け）

ワイヤ

モールド樹脂

マウント

濡れ性

マウントの安定化

マウント外観検査

外観・接着強度

マウントの良否判定

ボンディング

温度

ボンディング外観検査

外観・引張強度・シェア強度

ボンディングの良否判定

モールド封止

温度，時間，ワイヤ流れ

封止の良否判定

リード表面仕上げ

成分・温度・メッキ厚

仕上げ品質の確保

捺印

外観

捺印の良否判定 （捺印位置・視認性）

外観検査

リード成形不良の除去

選別

リード成形

最終検査

入庫 出荷

32

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

（1）ダイシング ダイシング工程においてはチップ外観検査時にチップ表面の傷，汚れをチェックするだけでなく 特にダイシング後の切り幅や切断状態の確認により品質管理を行っています。作業条件の主な管理 項目としては，切削・洗浄水の流量，切削速度や切断刃の交換頻度等を定期的に確認しています。 また，信頼性に大きな影響を与える純水の比抵抗率や水圧も一定レベルに管理しています。 またスクライブ法によるチップ・ダイシングにおいては，スクライブ後のウエハ上のライン溝の 出来栄え，さらにブレキング後のチップへき開面の状態，チップ表面への押し傷等がないか確認す ることにより品質管理を行っています。

（2）マウント マウント（ダイボンディング），マウントベーク工程においては，チップの取り付け温度，圧着 荷重，不活性ガスの流量，ベーク温度，時間等の管理を行っています。製品の信頼性は接着剤の量 や濡れ性といった基準を外観チェックにより監視するだけでなく，定期的に接着強度テストを行い， マウント状態を管理しています。

（3）ボンディング ボンディング工程での作業条件では多くのパラメータを管理しており，特にボンディング荷重， 温度，超音波レベルは製品ごとに細かく設定しています。 ボンディング外観では特にボール形状の異常・不着やワイヤのショート・カールなどの不良を監 視しています。また，製品の信頼性という点では，ワイヤの引っ張り強度，ボールシェア強度を定 期的に測定し，管理しています。

（4）モールド・熱エージング モールド工程において，温度は非常に重要なパラメータであり，設定温度から外れないよう制御 できるオートモールド装置でも，定期的に実測を行い，各ポイントの温度を一定範囲内に維持して います。 製品の信頼性という点では，まず原材料樹脂の特性管理を行うことにより製品品質の安定化を図 っています。また，モールド封止後もX線写真にてパッケージ内部を定期的に確認し，外観検査に てモールド表面のボイド，バリ，欠けおよびリードフレーム上の傷などを確認しています。また， 未反応樹脂がないよう温度・時間を制御したモールドキュアを行うことによりその信頼性向上に努 めています。

（5）リード表面仕上げ リード仕上げのためのメッキ条件管理は前処理条件や洗浄等を細かく指定しています。特に電流 値，メッキ時間，薬液の温度および組成は一定の条件内にあるよう常に監視されています。 製品管理の点から，メッキ厚，組成，外観，半田付け性，メッキ硬さ，メッキの密着性の確認を 定期的に行っています。 テクニカル・ノート

PQ10478JJ02V0TN

33

第1章

（6）捺

品質保証システム

印

捺印は製品名や製造工場，製造年月日など固有の情報を製品上に記しますが，捺印方式としては インクに比べ捺印強度に有利なレーザ捺印方式を主流としています。レーザでの捺印深さはレーザ パワーにて管理し，製品の信頼性上問題のないような深さに設定しています。工程内の管理として は，捺印有無，位置・方向を装置で自動認識するだけでなく，捺印内容の不備，欠け，かすれ等が ないかを目視外観検査にて確認しています。

（7）リード成形 製品の成形状態は基盤への実装性に大きな影響を与える工程であり，最後の組立工程であるため に主要寸法の確認を行っています。特にリードについては外観検査もしくは自動外観検査装置で監 視しています。管理項目としてはリード曲がり，リード平坦度等が挙げられます。また樹脂や半田 くず残りによるリード成形不良を防ぐために，定期的な金型清掃にて，品質の管理を行っています。

1. 9. 5 静電気対策 化合物デバイス事業部では製造工程での静電気による劣化または破壊を防止するために種種の対策 を講じております。以下にその対策例について述べます。

（1）作業環境上の対策例 項

目

対

策

例

・相対湿度の管理

最小40％程度で管理しています。

・床，作業台の接地

導電床，導電シート敷設，アース線など

・絶縁物，誘電体の除去

非静電対策のプラスチック製備品などの除去または静電防止剤塗布な どの対策実施

（2）設備・冶工具上の対策例 項

34

目

対

策

例

・設備の接地

アース線など

・保管棚，台車などの接地

導電シート敷設，アースチェーンなど

・非帯電性容器などの使用

半導体デバイスの保管，収納には非帯電性容器を使用する。

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

（3）作業者の対策例 項

目

対

・人体（作業者）の接地

策

例

リストストラップ，導電靴，指サック，エプロン，作業服などを使用 する。

一方で静電気はゴミなどを引き寄せる性質もあり，化合物デバイス事業部では定期的なチェック を実施し，対策の効果維持を図っています。

1. 10

選別・検査品質保証システム

ここでは最終工程の選別・検査に関する保証システムに関して説明します。

（1）電気的選別 潜在的な欠陥，また拡散，組立工程で作り込まれた不良品を電気的に全数チェックし除去するこ とにより，初期品質を確認しています。 この電気的選別は通常常温で行います。

（2）スクリーニング お客様の判断で，より高品質の製品を希望される場合，たとえばバーンインを実施し希に発生す る高温通電試験後でのみ現象が現れる不具合等の除去を行います。

（3）MRT 製品群から適宜抜き取り，信頼性確認試験を実施しています。 これにより，品質の確認を行うとともに，不具合が発生した場合は解析し，情報のフィードバッ クを行い改善に活用しています。

（4）最終検査 前記選別が正しく行われたか，最終工程で検査を実施します。 検査は同一条件で製造されたロットから一定のサンプルを抜き取り，そのロットの良否を判定し ます。化合物デバイス事業部ではLTPD抜き取り方式を採用しております。

テクニカル・ノート

PQ10478JJ02V0TN

35

第1章

1. 11

品質保証システム

設備，計測器の管理

（1）設備管理 半導体製造装置は，高精度および高信頼度が要求されるため，その設計段階から新設備導入のた めの審査を実施し，指定された内容で完成するようにしています。 また量産設備では，使用開始前に立ち上げチェック・日常点検・定期点検などを定め，これに基 づいた点検チェックを実施しています。

（2）計測器管理 計測器，計量器の校正は専門の部門または会社に委託し実施しています。 校正のための計測機器は国家標準とつながっています。 また校正頻度は設備毎に決められ，繰り返し精度の観点からも考慮しています。 校正が完了した機器は有効期限のラベルが張られます。 また該当設備は設備所管部門が設備毎に管理し，有効期限までに校正を行っています。 図1−9に国家標準との関連を示します。

36

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

図1−9 計測器・計量器のトレーサビリティ

[計測器] 国際度量衡局

工業技術院 電子技術総合研究所

通信総合研究所

国家標準 日本品質 保証機構

日本電気計器 検定所

高周波標準器

直流・低周波 標準器

周波数・時間標準器

社内標準

各工場計測器

[計量器] 国際度量衡局

工業技術院 計量研究所

国家標準

(財) 機械振興協会 技術研究所

社内標準

(財) 日本海事協会

日本品質 保証機構

顕微鏡，長さ，重量，圧力，温度などの 標準器

各工場計測器

テクニカル・ノート

PQ10478JJ02V0TN

37

第1章

1. 12

品質保証システム

不適合品の管理

製造工程で管理基準を外れた不適合品が発生した場合，以下の処置を実施しています。 ・良品と不良品を区分する。 ・定められたルールに従って処置をする。 ・品質記録として残すとともに，事例として改善活動などに活用する。 化合物デバイス事業部での不適合品の処置フローを図1−10に示します。

図1−10 異常処理フロー

作  業

不適合品発生

識別表示

調  査

製品処理

処理結果 確 認

38

対  策

水平展開

テクニカル・ノート

PQ10478JJ02V0TN

効果の確認

第1章

1. 13

品質保証システム

予防活動・是正処置

（1）予防活動 設計工程では，過去の事例を分析し，設計基準，ガイドラインなどにフィードバックし，同じ誤 りをしないような仕組みを運用しています。 詳細は，1. 3 製品開発における品質確保を参照ください。 製造工程における異常を未然に防止するために，新製品，新設備はライン導入前に新製品導入審 査および設備設計審査を行い量産に適した仕様になっていることを確認します。 重要な工程に関してはラインに最適な条件を出すために製品試作やTEGを流して条件の最適化 を行います。 また副作用は十分に予測，確認し，未然にトラブルを防いでいます。 設備の劣化または変動によるトラブルを防止するために，設備の日常点検および定期的な保守点 検を実施しています。 また，TPM活動などを通じて組織的な設備トラブル未然防止のための改善活動も進めています。

（2）早期発見 設備の異常および製品の異常を早期に発見するために重要なパラメータについては管理図によ る管理を行い，異常傾向を早期に発見できるようにしています。また，測定装置の精度改善，プロ セスチェック方法の見直し，工程内モニタの改善など，微細化の進展や製造プロセスの高度化に対 応できるよう，異常検出に関する改善活動を積極的に進めています。 製造のみならず設計，生産技術などへもフィードバックし予防活動を行っています。

（3）異常処置 製造工程において各工程の管理項目で異常が発見された場合は，異常の対象範囲を調査し，あら かじめ定められた処置手順に従って対象ロットの品質確認を行い，異常品の流出防止を行っていま す。同時に，異常の原因調査，対策および再発防止活動を実施しています。

（4）水平展開 重大な工程異常については，関係部門による事例分析を行い異常原因の徹底した掘り下げと再発 防止対策の実施および関係する他のラインへの水平展開を行い，同種の事故が他のラインで発生す ることを未然に防いでいます。

以上の活動はすべて品質記録として記録しています。 図1−11に水平展開手順フローを示します。

テクニカル・ノート

PQ10478JJ02V0TN

39

第1章

品質保証システム

図1−11 水平展開手順フロー

品質問題 • クレーム • 改善成果

• 事故対策 • お客様からの依頼

水平展開登録

展開不要

要請元に回答

情報展開

水平展開／情報展開 の扱い判断

情報展開通知

水平展開

水平展開指示

現状確認，対策検討，実施

検討，実施結果回答

トレース結果報告

完    了

40

テクニカル・ノート

PQ10478JJ02V0TN

第1章

1. 14

品質保証システム

流通品質保証システム

お客様の注文に応じて，要求された品質の製品をジャストインタイムで納入するためには，流通段階に おける品質保証が不可欠であります。半導体デバイスの流通フローの代表例を図1−12に示します。流通 における品質保証活動を下記のフローの中で，包装設計，流通品質管理，流通不具合低減の活動を行って います。

図1−12 半導体デバイスの流通フロー

お客様

販売特約店

営業部門 商品の流れ 計画部門 受注・出荷情報

物流会社

生産分身会社・協力会社

1. 14. 1

包装設計管理

流通段階でのストレス（輸送，保管，入出庫作業等）から，半導体デバイスの品質を維持するため， トレイ，マガジン，テープ等の収納ケースや包装箱等の包装資材の設計が重要になります。 特に収納ケースは，流通段階でのデバイスの保護とともに，お客様における実装時の治具の役目も果 たしており，日本国内ではJEITA（電子情報技術産業協会）を中心として，各種標準化活動が行われて おります。化合物デバイス事業部は，この標準化活動に積極的に参画するとともにJEITA規格，IEC規格 等，業界標準，国際標準に合致した包装設計を設計方針としております。また包装設計は過去の不具合 事例などを加味して，徹底的な検討を行うとともに，包装資材の減量化，リユース，リサイクル化を促 進しています。

テクニカル・ノート

PQ10478JJ02V0TN

41

第1章

1. 14. 2

品質保証システム

流通品質管理

半導体デバイスの流通における品質は，保管管理，出荷にかかわる作業環境，輸送管理等により影響 されます。これらの工程での管理不十分により，防湿包装品の包装破壊，錆による半田付け異常，静電 気による破壊，機械的ストレスによるリード異常等が発生する可能性があります。このため，各工程で 表1−2に示すような管理を行っています。

表1−2 流通品質維持活動 区

分

保管

内

容

・保管場所の温湿度，雰囲気，機械的ストレス，直射日光，静電気 ・水分等による錆や長期保管品の管理

作業

・作業場所の温湿度，塵埃等の雰囲気 ・計数管理，標準管理

輸送

・荷扱い指示マーク（天地無用，積段数注意等）の厳守 ・直射日光，振動など

1. 14. 3

流通不具合の低減

図1−12の流通段階で検出される不具合を”流通不具合”と定義して，その代表的なモードを表1−3 に示します。

表1−3 流通不具合モード例 不具合モード

内

容

表示不良

指定および現品に対して，包装表示内容が異なっている場合

現品相違

指定に対して，現品の品名，規程，ロットが異なっている場合

数量相違

指定または包装表示数に対して，現品に過不足のある場合

損傷

製品のリード曲がりや，パッケージの損傷

流通不具合は流通不具合処置要領に基づき，標準化された帳票を用いて，不具合内容，原因調査，暫 定・根本対策を記録し，再発防止を図ることにより，異常品の流失防止に努めています。また，記録さ れた流通不具合は，統計的手法により内容の分析を行い，重点的な不具合低減活動を実施しております。

42

テクニカル・ノート

PQ10478JJ02V0TN

第1章

1. 15

品質保証システム

工程情報管理およびお客様クレーム対応システム

1. 15. 1

工程情報管理システム

お客様の多様な要求に応えるとともに，常により高性能の半導体デバイスを開発するため，製造ライ ンは頻繁に新品種が投入される多品種ラインとなります。このようなラインで，確実で効率的な生産を 行うために工程内情報管理システムを推進しています。 工程情報管理システムでは次のような管理を行うことができます。

（1）作業条件の管理および指示 技術部門から指定されたすべての作業条件をリアルタイムで管理し，設備に作業条件を自動設定 します。これにより無人化作業が可能となります。オフライン設備では作業条件を表示します。

（2）作業情報の収集 全設備の作業報告データを収集します。これにより全ロットの進捗状況および設備の仕掛り状況 を把握することができ，生産管理，設備管理，搬送指示などを効率的に行うことができます。

（3）ロット履歴の保存 全ロットの作業履歴および工程内検査データをロット履歴として保存します。この情報はデータ ベースとして解析可能であり，工程管理，工程改善に活用されています。

以上をより具体的に示したものが図1−13です。

図1−13 工程情報管理システム

作業条件

ロット履歴

計測データ

技術指定

データ解析

コンピュータ

条件指示

ロット作業報告

製造設備

製造設備

テクニカル・ノート

工程 改善

計測データ

計測設備

PQ10478JJ02V0TN

情報の流れ

43

第1章

1. 15. 2

品質保証システム

お客様クレーム対応

（1）クレーム解析フロー お客様で発生するクレームは，タイミングを失うことなく不具合の原因調査を行い，必要により 関連部門へのフィードバックを行い再発防止に努めています。不具合原因が不明な場合には，原因 を究明するためお客様に再度不具合現象を確認していただくようお願いしています。 クレーム解析フローを，図1−14に示します。 クレーム処理においては，お客様での不具合の正確な情報が必要不可欠であります。 例）不具合内容，発生工程，電気的・機械的・熱的ストレス印加状態，ロット依存性，再発性， 発生率，周辺部品の状況，用途，リード曲がりや包装表示（現品相違，異品種混入など） の異常状態 また不具合現品は，できるだけ発生時点の症状を保った状態でご返却いただくことが必要です。 当事業部までの輸送中の外部ストレスの影響がないように配慮してくださるようお願いします。

（2）不具合情報管理システム 当事業部では，不具合品質情報システムにお客様からの不具合情報を登録し，オンラインで必要 な情報を検索・活用して再発防止に努めています。

44

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

図1−14 クレーム解析フロー お客様

営業部門

調査依頼

クレーム 調査 解析 依頼

信頼性品質管理部

生産会社

クレーム調査解析 受付手続き（現品確認）

外観調査 （包装・表示を含む）

電気的特性調査

不良・故障モード分類

製品解析

原因・調査

是正処置（必要により水平展開）

是正処置効果確認

恒久対策（再発防止）

報告書作成 報告書受領

報告書送付

報告

テクニカル・ノート

PQ10478JJ02V0TN

45

第1章

1. 15. 3

品質保証システム

信頼性データの収集とサービス

化合物デバイス事業部では，新製品の開発・設計の段階から製品の信頼性試験データや部品材料の基 礎データ等を吟味し品質・信頼性設計を行っています。新製品の認定試験データ，定期信頼性確認試験 などのデータを取得して市場故障率の予測と品質の維持・改善に活用しています。 またお客様での製品認定，受け入れ検査時に必要とされる下記データを提供できる体制としています。 ・製品ファミリ別定期信頼性試験（モニタリング）データ（期単位） ・新製品認定試験データ（製品単位） ・製品変更に伴う認定データ

1. 16

品質記録

設計∼製造∼出荷までの品質に関する記録は，保管方法を決め保管しています。たとえば，設計にかか わる主要な文書（設計基準，設計仕様書，設計審査報告書等）に関しては，12年間保管することになって います。 また主要な製造工程記録，ロット管理票，電気的検査データは，5年以上保管することになっています。 保管記録の例を表1−4に示します。

表1−4 保管記録の例 分

類

保管文書

設計の記録

設計基準，仕様書，図面，設計審査報告書，変更記録

製造記録

製造履歴，プロセスチェック記録，設備点検記録

検査記録

検査結果

1. 17

統計的手法

1. 17. 1

概

要

設計および製造段階で安定した品質を作り込むために，化合物デバイス事業部では各段階で統計的手 法を活用しています。 設計段階では膜厚や寸法など製造工程における変動を考慮するとともに，製品の特性が工程内の変動 の影響を受けにくくする設計（ロバスト設計）が行われています。 製造段階では主要な工程に管理図を適用し，プロセスのばらつきが適正な範囲に入っていることを常 にモニタしています。また，工程能力指数（Cp, Cpk）を管理することで，ばらつきのさらなる低減に 努めています。特に，化合物デバイス事業部では，工程データおよび設備データをコンピュータで管理

46

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

し統計処理を行うことにより統計的工程管理（SPC）の自動化を進めています。これにより，さらにき めの細かい管理が可能となります。 不良解析の場面では号機層別や散布図などがよく用いられますが，これらのデータ解析もコンピュー タに入力された工程データを利用して容易に行うことができるよう推進しています。 また，統計的手法が有効な改善に結びつくようにするために，化合物デバイス事業部では教育のカリ キュラムに統計的手法を取り込み，作業者，技術者から管理者まで階層別の教育を実施し，統計的手法 の普及に努めています。

1. 17. 2

SPC (Statistical Process Control)

（1）管理図による工程管理 製造工程の管理データはチェックシート，グラフ，管理図などで管理されますが，主要工程につ いては管理図を使用しプロセスばらつきの安定度を確認します。 管理図は，一定の範囲の工程データのばらつきσ から通常発生するデータの範囲を示す管理限界 （平均±3σ）を推定し，測定データを記録するチャート上に記入したものです。プロセスのばらつ きに通常と異なる要因が入ってくると管理限界線から外れたデータが出てくるため，プロセスの変 化を早く検出するのに有効です。管理限界外れのほかにもデータの上昇，下降傾向などからもプロ セスの変化を検出することができます。

（2）工程能力指数 一定期間の工程データと規格値からその工程の規格に対する安定度を求めることができます。こ れを工程能力指数（Cp, Cpk）と呼び，次の式で求めます。 Cp =

（規格上限−規格下限） 6σ

（規格の中心に対するデータ（平均値）のかたよりを考慮したときの工程能力指数）

 Cpk =

｜平均値に近い方規格限界−平均値｜ 3σ

化合物デバイス事業部では，工程能力指数を定期的に把握し，プロセスのばらつき改善に努めて います。

（3）QWACSシステム （a）QWACS

化合物デバイス事業部ではQWACS（Quality early Warning Alarm Control System）と呼ぶシ ステム，もしくは同様なシステムを導入し，管理図の作成およびアラームの検出が自動的に行 えるよう推進していきます。図1−15にQWACSの概要を示します。

テクニカル・ノート

PQ10478JJ02V0TN

47

第1章

品質保証システム

図1−15 QWACSシステムの概要

ホスト・コンピュータ

測定器

測定器

製品データ

設備

QWACS サーバ

• 傾向アラームの判定 • データ・ベース

設備

設備データ

製 造

• アラーム内容確認 • 工程能力確認 • 管理図，グラフ表示 • グラフ表示 • 傾向アラーム表示 管理担当者

（b）QWACSによる工程改善活動 QWACSにより工程データを常時監視し，きめの細かい工程管理を実施することができます。

データを常時監視しているため異常傾向を早期に検出し製品異常を未然に防止することがで きます。アラーム発生時には，技術部門または製造部門により適切に処置され，再発防止が行 われます。また，定期的に工程能力指数をチェックし，全体の状況を把握するとともに，重要 工程についてはさらなる改善に向けた活動が行われます。図1−16に改善活動の概要を示しま す。

48

テクニカル・ノート

PQ10478JJ02V0TN

第1章

品質保証システム

図1−16 QWACSによる工程改善活動概略

QWACSシステム

コンピュータ

運用フロー 運用手順作成

データ常時監視

アラーム規格の設定

アラーム発生

標準処置手順に 従い処置実施

原因調査 → 対策

SPCデータの 定期レビュー

データ・ベース

調査・改善

テクニカル・ノート

PQ10478JJ02V0TN

49

第1章

1. 18

品質保証システム

環境管理への取り組み

1. 18. 1

概

要

化合物デバイス事業部は，エコプロダクツとエコファクトリを2本柱にして，お客様のニーズに応え， お客様とともに価値を創出するグリーンパートナーを目指します。

（1）環境への基本姿勢 21世紀は「環境の世紀」と言われています。すなわち，20世紀末に顕在化してきた地球環境問題

に対して人類が真剣に取り組まなければならない状況になっています。企業としても，地球環境保 全を事業部の重要な課題と位置付け，地球市民としての責任ある事業運営を行うことが求められて います。 そこで当事業部では，事業活動を環境に配慮した活動に発展させるべく，環境マネジメント活動 に取り組んできました。 当事業部は，製品の環境負荷を低減するエコプロダクツ活動，生産会社の環境負荷を低減するエ コファクトリ活動により，お客様の環境ニーズに対応したグリーンパートナーを目差し，かつ地球 環境保全に貢献していきます。

図1−17 化合物デバイス事業部の環境活動

50

テクニカル・ノート

PQ10478JJ02V0TN

第1章

1. 18. 2

品質保証システム

環境マネジメントシステム

（1）環境方針

環境理念 「わたしたちは，半導体事業活動を通して地球環境保全に貢献します。」 行動指針 1. 開発／調達／生産／販売／使用／廃棄にいたる全ライフサイクルで環境に配慮した半導体製

品を創出します。 2. 化学物質などによる環境負荷の低減と汚染の予防に努めます。 3. 環境関連法令／その他当社の同意する要求事項を遵守し，自主管理基準を設定して環境マネジ

メントを行います。 4. 全員への環境マネジメント教育を徹底し，環境安全意識の醸成を図ります。 5. 環境マネジメントシステムを定期的に見直し，継続的な改善を図ります。

（2）推進体制 NECエレクトロニクスの一員として，NECエレクトロニクスが主催する“開発・設計”を中心と

するグループで構成する「環境製品推進会議」，および“環境負荷を出している生産に関係する部 門”を中心とするグループで構成する「環境生産推進会議」，「化学物質対策部会」の3つの推進 会議・部会を設置しています。それぞれ“エコプロダクツ活動” と“エコファクトリ活動”を推 進しています。 また，直面する重要な課題に対しては各々の推進会議の下に適宜専門推進会議があり，現在，環 境製品推進会議の下のグリーン製品推進会議，顧客対応運用部会をおよび環境生産推進会議の下の エネルギー対策部会，PFC対策部会，環境安全対策部会に合わせて参画しています。 また，事前評価部会（新規化学物質導入事前評価，設備導入事前評価，設備廃棄事前評価，製品 アセスメント）があります。それぞれ設備導入等のチェック，エコプロダクツ活動についての審議， 決定を行っています。

1. 18. 3

鉛フリー化基本方針

（1）化合物デバイス事業部は，グリーンベンダーとして，鉛フリー化を積極的に推進することで地球 環境保全に貢献しています。 （2）半導体製品の鉛フリー化技術は完了しており，新製品はすべて鉛フリーにて対応いたします。 （3）環境への配慮から，当事業部全製品の鉛全廃を目指し，お客様のご了解が得られ次第，順次切り 替えてまいります。

テクニカル・ノート

PQ10478JJ02V0TN

51

第2章 2. 1

半導体の信頼性 … 53

信頼性の考え方 …

53

2. 1. 1

信頼性の定義 … 53

2. 1. 2

半導体の信頼性 … 53

2. 1. 3

信頼性を高める活動 … 55

2. 2

信頼性試験

… 57

2. 2. 1

信頼性試験とは … 57

2. 2. 2

信頼性試験方法

… 57 2. 2. 3 加速寿命試験 … 59 2. 3

故障率の予測方法 … 65

2. 3. 1

故障率の考え方 … 65

2. 3. 2

故障率の予測方法について … 65

2. 3. 3

化合物デバイス事業部での予測方法

2. 3. 4

MIL-HDBK-217での予測方法について

52

… 66 …

68

テクニカル・ノート PQ10478JJ02V0TN

第2章

半導体の信頼性

2. 1 信頼性の考え方 2. 1. 1

信頼性の定義

JISによると信頼性とは，「アイテムが与えられた条件で規定の期間中，要求された機能を果たすこ とができる性質」（JIS Z 8115「信頼性用語」）と定義しています。簡単に言えば，「ある製品が使用 期間中，故障しないで機能する性質」であり，製品の時間的品質を表しています。 この信頼性を更に定量的に計る尺度として，信頼度，故障率，平均故障寿命などがあります。

2. 1. 2

半導体の信頼性

電子機器の信頼性を評価する際に，その電子機器に使われている部品の信頼性情報が必要になります。 その信頼性を表す指標として故障率がよく使われます。故障率とは単位時間内に故障を起こす割合であ り，一般的にその値は時間経過とともに図2−1に示す変化をします。 図2−1の各故障領域について説明します。

テクニカル・ノート PQ10478JJ02V0TN

53

第2章

半導体の信頼性

図2−1 時間経過に伴う故障率の変化

偶発故障領域

初期故障領域

摩耗故障領域

故障率 時間

・初期故障領域：半導体デバイスの動作開始後比較的早い時期に故障が発生する領域で，時間の経 過とともに故障率が減少します。これは，選別工程で取り除けなかった潜在故障 が含まれていて，使用開始後の温度や電圧などのストレスで短時間で顕在化する ためです。半導体の場合，ここでの故障は主にマイクロダストのウエハ付着によ る不具合など製造上で造り込まれる欠陥や材料不良に起因するものが大半です。 ・偶発故障領域：初期故障が取り除かれると故障率は非常に低い値に落ち着きますが，潜在的な故 障が長い時間を経過し偶発的に発生する場合があり，ゼロにはなりません。散発 的に故障が発生するため，故障率はほぼ一定になります。 ・摩耗故障領域：製品が摩耗や疲労などにより故障し，故障率が時間とともに増加していく領域で す。半導体の場合は，エレクトロマイグレーション，酸化膜経時破壊（TDDB） など（第3章

故障モードとメカニズムをご参照ください）が該当します。

-9 故障率の単位は一般的に（fit ＝10 /h）を用います。これは単位時間あたりの故障数を表しています。

一般的に半導体デバイスの場合は単位時間内の平均故障率を次の式により算出します。 対象期間中の総故障数 平均故障率 ＝

デバイス母体数 × 動作時間

この式によると，1（fit）とは，たとえば

1 × 109 1(fit) ＝

母数100000個 × 動作時間10000時間

つまり，1（fit）とは，10万個のデバイスが1万時間の動作で，1個の故障が発生するレベルに相当し ます。 54

テクニカル・ノート PQ10478JJ02V0TN

第2章

2. 1. 3

半導体の信頼性

信頼性を高める活動

部品メーカとして，信頼性をより高めていく活動のサイクルが重要です。このサイクルを図2−2によ って説明いたします。

図2−2 信頼性，品質を高める活動のサイクル

確認 市場ニーズ

作り込み

信頼性評価 • デザインレビュー • 信頼性試験

信頼性，品質 を高める活動

設計品質 • 設計基準 製造品質 • 製造プロセス • スクリーニング

フィードバック

解析，分析 時間的品質特性 • 故障率 • MTBF, MTTF … 故障解析 • 故障モード • 解析方法 …

（1）市場ニーズやお客様要求信頼度や使用条件の把握 新製品を開発する際には，市場ニーズやお客様の要求内容や使用条件,使用環境等の情報把握が重 要です。ここで把握した情報を設計や製造プロセスに反映させます。具体的な情報としてはお客様 の要求信頼度のほか，使用温度，湿度，電圧などの使用条件や振動，静電気，過電圧印加などの環 境条件などがあげられます。また，お客様からのクレーム情報なども，市場のニーズを把握するの に重要な情報です。

（2）信頼性の作り込み 把握した市場やお客様のニーズを的確に製品の設計に反映させるため，信頼性設計を行います。 このとき，パラメータ設計や品質機能展開，FMEAやFTAなどの手法,考え方が重要になります。

（3）信頼性の評価 製品設計の妥当性を確認，評価するのが設計審査（デザインレビュー）です。ここでは，設計基 テクニカル・ノート PQ10478JJ02V0TN

55

第2章

半導体の信頼性

準に基づいた設計がなされているか，また新材料や新プロセス採用の際に選定基準や評価が適正で あるかどうかを判断します。不都合があった場合は適切な手段を講じます。さらに，試作したサン プルについて期待する信頼性が作り込まれているかどうかを確認する必要があります。通常は評価 の時間とコストを考慮し，加速試験を採用した信頼性試験を実施します。ここでは，想定している 故障が市場実績と相違がないように加速条件を求める必要があります。

（4）評価結果の解析，分析 信頼性試験やクレームで発生した故障について，故障解析手段を用いてなぜ故障したのかの原因 分析を行います。ここでは，どんなモードの不具合がどんなメカニズムによって引き起こされたの かを調べることによって設計やスクリーニングにフィードバックするのが目的です。また，信頼性 試験データによって統計的手段を用いて製品の時間的品質（故障率等）を推定します。

（5）結果のフィードバック 故障の発生を防ぐため，製品の設計や製造プロセスを見直し，対策します。他の製品にも展開が 必要な場合は，設計基準や製造プロセス基準などの標準類への展開を図ります。

以上をサイクルとして回すことにより信頼性の高い製品の開発を目指しております。 この章では，信頼性の確認，向上のために重要な上記項目のうち，信頼性試験と故障モード，故障解 析（故障解析装置含む）について説明します。

56

テクニカル・ノート PQ10478JJ02V0TN

第2章

半導体の信頼性

2. 2 信頼性試験 2. 2. 1

信頼性試験とは

半導体デバイスはお客様の要求する機能を初期的に満たすことは当然として，デバイスの使用期間中 も故障なく機能を果たすことが望まれます。このことを信頼性といい，規定の条件下で，規定の期間中， 要求された機能を果たすことができる性質をいいます。 信頼性試験はJIS Z 8115「信頼性用語」によると「信頼性決定試験および信頼性適合試験の総称」と 定義されています。言い換えますと，信頼性試験はお客様の要求する信頼性を，半導体デバイスが有し ていることを確認する試験です。

2. 2. 2 （1）概

信頼性試験方法 要

信頼性試験の目的は，半導体デバイスが製造から輸送および使用期間中に受けると推定されるス トレス（熱的ストレス，機械的ストレス，電気的ストレス

etc.）に対し，加速あるいは限界スト

レスを印加し，故障なく動作することの確認および寿命を推定することにあります。 この目的を達成するために，半導体デバイスの企画段階からお客様のご要求および市場での使わ れ方を十分調査し，適切な品質，信頼性レベルを設定し，適切な信頼性試験により確認しておりま す。 信頼性試験は，工程および市場での各種のストレスを想定し実施されるもので，半導体デバイス については「日本工業規格（JIS）」，「電子情報技術産業協会規格（JEITA）」，「米軍規格（MIL）」， 「国際電気標準会議規格（IEC）」等で各種試験方法が標準化されています。 半導体デバイスが受けるストレスは，衝撃や振動などの機械的ストレス，半田付け温度や周囲温 度などの熱的ストレス，電流や電圧などの電気的ストレスなどがあります。これらのストレスに対 する耐性を確認する試験は，大きく環境試験と耐久試験に分類できます。 表2−1に化合物デバイス事業部で行われている代表的な信頼性試験項目を示します。

テクニカル・ノート PQ10478JJ02V0TN

57

第2章

半導体の信頼性

表2−1 半導体デバイスの信頼性試験項目の例 試 験 項 目

準

拠

ED-4701 半田耐熱

格

試験方法および

検出可能な

MIL-STD-883

規

試験条件

故障メカニズムの例

301 302

−

105

1010

Tstg MIN.以下30分

条件C

Tstg MAX.以上30分

260±5℃, 10秒

チップクラック

熱 的 環

ボンディングはがれ 温度サイクル

境

10サイクル

試 験

パッケージ・クラック

307

熱衝撃

1011

100℃/5分以上

条件C

0℃/5分以上

2007

ピーク 20G, 20∼2000 Hz

パッケージ・クラック

条件A

XYZ各方向に4分，4回

チップクラック

2002

1500G, 0.5 ms

条件B

XYZ各方向に3回

2001

20,000G

条件D

XYZ各方向に1分間，1回

15サイクル 環

機

境

械

試

的

験

環

可変周波数振動

403

ボンディングはがれ 404

衝撃

境 試 験

405

定加速

注1

303

半田付け性

2003

215±5℃, または

−

245±5℃, 5秒 フラックスあり 端子強度（曲げ）

− 201

高温保管

2004

規定荷重，90±5度，3回

条件B2

任意の3端子

1008

Tstg MAX.以上，1000 h以上

− 金属間化合物 ストレスマイグレーション

連続動作

注2

101

1005

または高温バイアス

耐 久 試

断続動作

注3

TA: 125℃以上，1000 h以上

イオン汚染

試験の種類および負荷条件

酸化膜破壊

は個別規定

接合破壊

106

1006

連続動作参照，ON/OFF周期

102

−

TA: 85℃, RH: 85%

個別規定 高温高湿バイアス

験

合は個別規定，1000 h以上 プレッシャークッカ

−

−

105

1010

注4

温度サイクル

125℃, 2.3気圧，RH: 100%

アルミ腐食

96 h以上

ー試験（PCT）

Tstg MIN.以下30分

パッケージ・クラック

Tstg MAX.以上30分

チップクラック

100サイクル以上

アルミスライド

注1．気密封止型パッケージの場合に適用する。 2．品種によって連続動作か断絶動作かを選択する。 3．樹脂封止型パッケージの場合に適用する。 4．認定試験時のみ適用する。

58

アルミ腐食

印加電圧，負荷条件のある場

テクニカル・ノート PQ10478JJ02V0TN

第2章

半導体の信頼性

（2）環境試験 半導体デバイスがストレスを受け，限界値以上になったときに故障するモデルをシミュレートし た試験です。環境試験は一般的に熱的環境試験と機械的環境試験に分けられます。 ①

熱的環境試験 熱的環境試験は実装時，使用期間中に受ける熱的ストレスに対する耐性の確認を目的とし，

実装時の半田温度ストレスの印加のあと，温度変化ストレスをシリーズに加える試験を行いま す。半田温度は実装時の最大定格温度を適用します。 ②

機械的環境試験 機械的環境試験は半導体デバイスが製造後，輸送中，実装中，使用期間中に受ける機械的ス

トレスに対する耐性の確認を目的とし，実際に受けると推定されるストレスより大きなストレ スを印加します。

（3）耐久性試験 半導体デバイスがストレスを受け，限界以下のストレスでも劣化し，経時的にストレスが加わり 寿命が尽きて故障するモデルをシミュレートした試験です。 半導体デバイスは一般的に寿命が長く，通常の使用条件下での試験により耐久性の確認を行うこ とはきわめて困難です。このため半導体デバイスでは規定以上のストレスを半導体デバイスに加え， 劣化を加速させ比較的短い時間で試験を行い寿命を測定する方法が一般的であり，この試験方法を 加速寿命試験ともいいます。

2. 2. 3 （1）概

加速寿命試験 要

加速寿命試験は，実使用時に比べ厳しいストレスを加え，半導体デバイスの劣化を加速すること により，実使用での寿命予測，故障率予測および試験時間の短縮を目的に行われます。 加速寿命試験は，半導体デバイスを使用した場合に受けるストレスを厳しくすることにより，故 障現象の反応速度を高め，劣化を促進し試験時間を短縮します。ただし，加速寿命試験における故 障モードと実使用状態での故障モードが同じになるような試験方法を選択しなければ，正しい寿命 を推定することはできません。

（2）温度ストレスによる加速 一般的に半導体デバイスの劣化の物理，化学的な現象を表すには，アレニウスモデルが用いられ ています。アレニウスモデルは故障の温度依存に対する基本的な化学反応モデルであり，半導体デ バイスの温度ストレスによる加速寿命試験の寿命推定に用いられています。 アレニウスモデルで寿命をLとすると次式で表されます。

テクニカル・ノート PQ10478JJ02V0TN

59

第2章

半導体の信頼性

⎛ Ea ⎞ L = A・exp ⎜⎝ ⎟⎠ kT ここで， L ：寿命 A ：定数 Ea：活性化エネルギー［eV］ −5

k ：ボルツマン定数（8.62×10 ［eV/K］） T ：絶対温度［K］

この式は温度と寿命の関係を表しており，故障モードが同一であれば温度（T1∼T3）における寿 命試験より求めた寿命（lnL）と温度（1/T）の関係は図2−3のようになり実使用温度（T0）におけ る寿命が推定できます。この図のことをアレニウスプロットと呼びます。なお，図2−3の傾きが活 性化エネルギー（Ea）の値を表します。 図2−4，2−5に加速寿命試験による経時変化の実例を示します。図2−4のとおり337, 295, 259℃ の試験によって特性変動が起きており，また，経時変化グラフより良好な加速性であることが分か ります。この試験結果よりアレニウスプロットを行うと図2−5のようになり，この傾きより活性化 エネルギー（Ea）は約1.5 eVと求まります。この活性化エネルギーと試験温度による経時変化より， 実使用温度における変動を推定することができます。

図2−3 アレニウスプロット（寿命と温度の関係）

寿  命

InL0

InL3

InL2

InL1

1/T1

1/T2

1/T3

温  度

60

テクニカル・ノート PQ10478JJ02V0TN

1/T0

第2章

半導体の信頼性

図2−4 経時変化グラフ

50 40 30

変化率 (%)

20 10 0

259ºC

–10 295ºC

–20 –30

337ºC

–40 –50 1

10

100

1000

10000

図2−5 アレニウスプロット

100000

時間 (H)

10000

1000

100

10

1 15

17

19

21

23

25

1/kT (1/eV)

テクニカル・ノート PQ10478JJ02V0TN

61

第2章

半導体の信頼性

（3）温度加速による故障モード 一般的に起こる半導体デバイスの故障は温度により加速されます。しかし，同一故障モードであ ってもそれにいたる故障メカニズムは数々あります。この故障メカニズムにより反応速度が異なる ため，活性化エネルギーは異なります。これを利用して活性化エネルギーから故障メカニズムを類 推し，寿命予測を行うことも可能です。 半導体デバイスの温度加速による代表的な故障モードと故障メカニズムと活性化エネルギーの 値を表2−2に示します。

表2−2 代表的な故障モードと故障メカニズムと活性化エネルギー 故障モード Vt変動

故障メカニズム

活性化エネルギー（eV）

イオン汚染

1.0∼1.4

スロートラッピング

1.0∼1.5

ショート

酸化膜破壊

0.3

オープン

配線のエレクトロマイグレーション

0.5∼1.0

Au-Alの金属間化合物

0.8∼1.0

Al配線の腐食

0.5∼1.0

反転層の生成

0.5∼1.0

もれ電流増加

（4）湿度による加速 最近では樹脂封止型半導体デバイスが広く用いられています。樹脂封止型半導体デバイスの信頼 性は耐湿性への依存が大きく，これを早期に評価するために種々の試験方法が用いられております。 表2−3に代表的な試験方法を示します。化合物デバイス事業部では主に，高温高湿バイアス試験（ま たは保管試験），プレッシャークッカー試験（PCT）により耐湿性の確認を行っております。 耐湿性試験は，試験方法によっては再現性や実使用時とは異なった故障モードが現れたり問題が 生じる場合があり，試験の実施にあたっては十分な注意が必要です。 また，最近の半導体デバイスは表面実装デバイス（SMD）が主流であり，小型化，薄型化が一段 と加速されております。このような半導体デバイスの場合，実装時における熱ストレスおよび保管 時の樹脂の吸湿が無視できない状況となってきております。実使用状況を正しくシミュレートする ために，図2−6に示すような実装ストレスの印加を前処理として行い耐湿性試験を実施しておりま す。

62

テクニカル・ノート PQ10478JJ02V0TN

第2章

半導体の信頼性

表2−3 主な耐湿性試験方法 試験方法

試験条件

高温高湿保管試験（HHT）

85℃, 85%RH

プレッシャークッカー試験（PCT）

125℃, 100%RH

高温高湿バイアス試験（HHBT）

85℃, 85%RH バイアス印加 130℃, 85%RH

高加速ストレス試験 （不飽和PCBTまたはHAST）

バイアス印加

図2−6 前処理の例

乾燥 125ºC

吸湿 30ºC/70%RHまたは85ºC/85%RH

赤外線リフロ 260ºC, 1∼3回

（5）スクリーニング スクリーニングは初期故障を取り除くために実施されるもので，潜在的不良以外の良品を劣化・ 損傷させることなく適当なストレスを意図的に製品に加え，潜在不良を劣化させ，その後適当な試 験によりこれらを除去する方法と，製造工程の適当な段階でストレスを加えることなく，欠陥を有 する製品を適宜除去する方法があります。図2−7にこれらの概念を示します。 適切なスクリーニングの適用に際しては，対象製品の用途，要求品質水準，設計，構造，製法な どについて十分検討を行うとともに，良品に対する悪影響のないよう十分な検討と配慮が必要です。 現在一般的に用いられている代表的なスクリーニングを表2−4に列記します。 これらは製品の要求品質水準や，製品仕様に応じて適宜選択，適用されています。

テクニカル・ノート PQ10478JJ02V0TN

63

第2章

半導体の信頼性

図2−7 スクリーニングによる品質特性の変化

品質特性 の下限

品質特性の 上限

製造直後

ストレス 印加後

選別などの 試験後

表2−4 代表的スクリーニング例 区

分

非ストレス法

熱的ストレス法

機械的ストレス法

電気的ストレス法

64

スクリーニング方法

除去が期待される故障

封止前外観検査

ダイ表面の欠陥，ボンディングワイヤの欠陥など

封止後外観検査

パッケージ表面の欠陥，破損など

X線透視検査

ボンディングワイヤの変形，ダイボンド共晶合金の欠陥など

温度サイクル

ダイボンド・パッケージの欠陥，気密性不良など

熱衝撃

同

低温試験

ホットキャリアの影響，電気的特性の変化など

落下衝撃

ダイボンド・ボンディングワイヤ・パッケージの欠陥など

定加速度

同

PIND

パッケージ内部キャビティ内の異物など

バーンイン

微少異物・汚染・薄膜中の欠陥などダイ内部の欠陥

高電圧印加

絶縁膜の耐圧不足，回路上の耐圧不足など

上

上

テクニカル・ノート PQ10478JJ02V0TN

第2章

半導体の信頼性

2. 3 故障率の予測方法 2. 3. 1

故障率の考え方

故障率と不良率の違い 母数n個の中にr個の不良がある場合，不良率はr/nで表されます。不良率の場合は，時間の経過は考慮 せずに，不良が存在する比率を示しています。それに対し一般的に故障率は，デバイスや装置を動作さ せた経過時間により変化し，単位時間あたりの故障発生率を表しているもので，本質的に不良率とは異 なる指標です。

2. 3. 2

故障率の予測方法について

（1）故障率推定方法の基礎 一般的な半導体デバイスの場合，故障率はおよそ数fit∼数100fitと考えられ，コンデンサやスイッ チなど他の電子部品と比べ低いのが特徴です。このため，半導体デバイスの故障率を実測すること は困難ですが予測する方法はいくつかあります。しかし，同一デバイスの故障率を方法の違う予測 方法で算定した場合1ケタ∼2ケタの違いがでることがあります。そのため，値だけでそのデバイス の信頼度を判断するのではなく予測方法についても十分考慮する必要があります。

（2）予測方法の種類と特徴 代表的な故障率の予測方法と特徴を表2−5に示します。

表2−5 代表的な故障率の予測方法と特徴 方

法

寿命試験からの推定

利

点

注 意 点

信頼性試験データをそのまま利用できる

データ量に制約がある。

管理された条件下でデータが得られる。

定時打ち切り試験では，故障が発生しない 場合も多い（推定精度が落ちる）。 実使用時との故障モードの差異に注意す る必要がある。

市場実績からの推定

生のデータが得られる。

正確に把握するには，お客様での使用状況, 故障までの時間のモニタが必要。 新規プロセス品等，市場実績のない場合は 適用できない。

予測式からの推定

即時に推定可能。

予測式や信頼性要因となる係数を求める のが困難。 予測式と寿命試験や市場実績との相関を 定期的にチェックする必要がある。

テクニカル・ノート PQ10478JJ02V0TN

65

第2章

2. 3. 3

半導体の信頼性

化合物デバイス事業部での予測方法

（1）故障率予測方法 化合物デバイス事業部では，半導体デバイスの故障率予測方法として，前項で説明した3つの方 法を品種やお客様のご要望により使い分けています。一般的に，寿命試験からの推定または予測式 からの推定を行っております。以下に代表的な寿命試験による故障率推定を示します。

【寿命試験による故障率推定】 プロセス（設計ルール）が同一の場合，製品の機能が製品個別であっても，ほぼ設計品質は同一 と考えられます。同一プロセスの品種の寿命試験結果を積み上げることにより故障率を推定する ことが可能です。基本的に次の式により算出します。 故障率＝

（同一プロセス品の総故障数）×信頼水準60%の係数 （総試験数量×試験時間×加速率）

（2）ご使用条件における故障率計算 前項では，半導体デバイスの故障率算出方法を述べました。実際には半導体デバイスはセットに 組み込まれて動作するので，その使用環境を考慮したうえで故障率を補正する必要があります。 このため半導体デバイスがおかれる環境条件（温度および一部のデバイスは電圧条件）を想定し， 表2−6に示す様式によりお客様にて故障率を計算していただいています。このように計算して出た 結果が，実使用における半導体デバイスの故障率になります。

66

テクニカル・ノート PQ10478JJ02V0TN

第2章

半導体の信頼性

表2−6 使用環境を考慮した故障率値 デバイスの故障率（λ）は，デバイス固有に基礎故障率（λ b）と使用環境により決まります。使用想 定環境を考慮のうえ，下記の手順により計算できます。 ・故障率推定計算式（λ）（偶発故障期の故障率）

λ = λｂ×πＴ×πＶ （fit） ②電源電圧パラメータ Si系トランジスタ, FET, 抵抗内蔵トランジスタのみ適用 （上記対象製品以外はπ V = 1とする） ①温度パラメータ 基礎故障率 ①温度パラメータ（π T） 1

π T = eｘp（11600 × Ea × （

1 ―

） 273＋TA (j)

273＋55 Ea ： 活性化エネルギー TA ： 使用周囲温度（集積回路の場合）

上式でTA (j)と表現 Tj ： 使用接合温度（ディスクリートの場合） π T早見表

（Ea = 0.7 eVの場合）

TA (j)

40

55

60

65

70

75

80

90

100

110

πT

0.31

1

1.45

2.08

2.95

4.15

5.77

10.9

19.8

34.99

②電源電圧パラメータ（π V） − Si系トランジスタ, FET, 抵抗内蔵トランジスタのみ適用 ご使用電源電圧（VCEまたはVDS）

S=

として 絶対最大定格電圧（VCEOまたはVDSS）

S＞0.2の場合 π V = eｘp（2.86×S−2.29） S≦0.2の場合 π V = 0.18

（算出基準） ・信頼水準

60%

・基準温度 = 55℃

・推奨条件内での使用

テクニカル・ノート PQ10478JJ02V0TN

67

第2章

2. 3. 4

半導体の信頼性

MIL-HDBK-217での予測方法について

MIL-HDBK-217「電子機器の信頼度予測」は，陸軍省,連邦政府の諸機関および産業界の援助によって 米国防総省が開発したものです。 MIL-HDBK-217ハンドブック制定の目的は，軍用電子機器およびシステムの信頼度を予測するための 統一方法として設定され，軍用電子機器およびシステムの取得プログラム段階における信頼度予測に対 する共通基盤を与えるものです。また，関連するあるいは競合する設計の信頼度予測を比較したり評価 したりするための共通基盤として設定されています。 このMIL-HDBK-217に記載されているデータは，MIL規格によって調達された膨大な数の軍用電子機器 のデータをフィールド使用に基づいて集計されています。そして，米国防総省が軍用電子機器を調達す る際の要求事項として制定したものであるため，各ファクタに対して安全係数を十分見込んだものとな っています。したがって，算定した故障率は一般的に他の方法で算出したものより大きくなる傾向にあ ります。 同一製品にて化合物デバイス事業部算出の故障率とMILによる故障率を比較すると，MILのほうが10 ∼100倍程度高く算出されます。

68

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

… 70

3. 1

概

3. 2

主な故障モードとメカニズム … 72

要

… 70

3. 2. 1

酸化膜経時破壊（TDDB） …

72

3. 2. 2

ホットキャリア注入 … 73

3. 2. 3

スロートラップ … 76

3. 2. 4

エレクトロマイグレーション … 77

3. 2. 5

ストレスマイグレーション … 79

3. 2. 6

アルミ腐食 …

3. 2. 7

パッシベーション膜クラックとアルミ配線スライド

3. 2. 8

ボンディングワイヤに関する故障モード

3. 2. 9

熱疲労現象 … 88

81

3. 2. 10

イオンマイグレーション … 90

3. 2. 11

発光素子の光学特性劣化 … 92

3. 3

…

84

… 86

使用環境における障害 … 95

3. 3. 1

静電気放電（ESD） … 95

3. 3. 2

ラッチアップ … 100

3. 3. 3

パワー（MOS）FETの破壊 … 100

3. 3. 4

実装時のパッケージ・クラック … 100

3. 3. 5

パワートランジスタの二次降伏 … 100

3. 3. 6

トランジスタのE-B接合ブレークダウンによるhFE, ノイズ劣化

3. 3. 7

レーザダイオードの光学損傷（COD破壊）

…

…

100

100

テクニカル・ノート PQ10478JJ02V0TN

69

第3章

3. 1 概

故障モードとメカニズム

要

本章では半導体デバイスの主な故障モードとそのメカニズムについて解説します。 故障モードと故障要因の関係を以下に示します。

表3−1 故障モードと故障要因の関係（1/2） 故障要因

故障メカニズム

故障モード

フ ト バルク

結晶欠陥

基板

クラック

拡散

表面汚染

PN接合

接合劣化

アイソレー ション ゲート酸化膜

可動イオン 界面準位

○

○

○

○

○

○

○

○

○

○

不純物析出

○

○

○

マスク不整合

○

○

○

○

○

○

○

○

○

○

○

○

TDDB

○

○

○

○

○

○

○

○

○

○

○ ○

○

ホットエレクトロン

○

○

メ タライゼー

接着強度不足

○

○

○

ション

オーミックコンタクト

○

○

○

チップ内配線

段切れ

○

○

○

スルーホール

厚さ不均一

コンタクト

キズ

○ ○

腐食

○ ○

エレクトロマイグレーション

○

Al-Siアロイ形成によるAl突き抜

○

○

○

○

○

○ ○

○

け モールド応力によるAlシフト

70

○

テクニカル・ノート PQ10478JJ02V0TN

○

半田付け不良

シ

熱抵抗増

抵抗変動

・ hFE

動作不安定

耐圧劣化

リーク電流増

オープン

ショート

VT

第3章

故障モードとメカニズム

表3−1 故障モードと故障要因の関係（2/2） 故障要因

故障メカニズム

故障モード 半田付け不 良

熱抵抗増

抵抗変動

・ hFE

動作不安定

耐圧劣化

リーク電流 増

オープン

ショート

VT

シ フ ト パッシベー

ピンホール

○

ション

クラック

○

表面保護膜

厚さ不均一（ステップカバレー

○

層間絶縁膜

ジ部）

○

○

○

○

○

○

○

○

○

○

○

○

○

膜の物理特性の不安定性

ダ イボンディ ング

汚染

○

○

○

○

○

表面反転

○

○

○

○

○

○

○

クラック（応力不均一，ボイド）

○

○

○

チップはがれ（接着強度不足）

○

○

○

○

熱疲労

○

○

○

○

ワイヤボン

下地不良

○

○

ディング

ボンディング外れ

○

○

金属間化合物生成

○

○

ボンディング下の損傷，クラッ

○

○

ボンディング位置ずれ

○

○

線たるみ

○

○

○

○

ク

線切れ 線間ショート

○ ○

パッケージ

透湿（樹脂バルク）

○

○

○

○

○

リ ードフレー

透湿（樹脂界面）

○

○

○

○

○

ム

樹脂の不純物イオン

○

○

○

樹脂

表面汚染

○

○

○

リードメッキ

硬化応力

○

○

入出力端子

○

○

リードさび，酸化

○

リード折れ

○

パーティクル

○

静電気

○

過電圧

○

サージ電圧

○

ラッチアップ

○

○

○

○

○ ○ ○

○

○

○

○

○

○

○

○

○

テクニカル・ノート PQ10478JJ02V0TN

○

○

○

○

○

○ ○

71

第3章

故障モードとメカニズム

3. 2 主な故障モードとメカニズム 3. 2. 1

酸化膜経時破壊（TDDB）

（1）酸化膜の絶縁耐圧不良 絶縁膜の故障原因として，初期的な欠陥に基づくものと絶縁膜質そのものに起因するものとがあ ります。通常，前者は初期不良として現れ，後者は一定の時間を経過して現れるので特にTDDB （Time Dependent Dielectric Breakdown）と呼ばれています。 図3−1は，比較的良質な薄い酸化膜での絶縁耐圧のヒストグラムを示します。10 MV/cm付近の 分布（Cモード）のものは均一な酸化膜の絶縁耐圧（真性耐圧）です。一方，0 MV/cm近傍の分布 （Aモード）は酸化膜形成時のゴミなどにより生じた不均一な酸化膜に起因しており，数 MV/cm付 近に山を持つ分布（Bモード）は主にシリコンウエハ表面の結晶品質に起因しています。たとえば 結晶中に酸素析出物またはその核が存在すると，酸化膜を形成するときに欠陥が取り込まれ，部分 的に低い耐圧となります。

図3−1 酸化膜の絶縁耐圧分布

図3−2 薄い酸化膜の劣化モデル

100

頻度 (相対値)

e– 陰極

C

50

2EG

e–

A 0

0

EG

+

B

+

5

+

0 陽極

10

絶縁耐圧 [MV/cm]

酸化膜破壊のモデルを図3−2に示します。酸化膜に高電界が加わるとトンネル電流 （Fowler-Noldheime電流）が流れます。陰極からトンネル効果により，酸化膜に電子が注入され， 電界により加速されてホットエレクトロンとなり結晶格子と衝突を起こしてさらに電子と正孔を 発生させます。こうして発生した正孔は大部分陰極の近傍に集まり空間電荷を形成し電子の注入を さらに増加させる正帰還現象を起こすことにより絶緑破壊にいたるものと考えられます。

72

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

（2）酸化膜の経時破壊（TDDB） プロセスが微細化され酸化膜が薄くなってきたため酸化膜中の電界強度が増大し，酸化膜に電圧 を継続的に印加すると時間とともに酸化膜の破壊の割合が増加する経時的絶縁膜破壊（TDDB）が 発生します。 図3−3にTDDBの特性例を示します。TDDBについては電界強度および温度に対する依存性が知 られておりますが，メカニズムについては未解明の部分が多く今後の課題といえます。 これらの故障に対して製造プロセス面では欠陥の少ない酸化膜を作り込むこと，スクリーニング 面では適切なバーンインを実施することにより偶発的な不良品を除去することで対処しています。

図3−3 TDDB特性

(%) 99 150ºC 85ºC

累積不良率

90

25ºC 50 10 1 Es = 8 MV/cm 100

101

102

103

時間

(%) 8 MV/cm

99

累積不良率

90 7 MV/cm

50

6 MV/cm

10 1

T = 150ºC 1

10

10

2

10

3

104

時間

3. 2. 2

ホットキャリア注入

MOS ICの高集積化に伴い，MOS FETも微細化され，現在はディープサブミクロンの時代となってい ます。この間，電源電圧はシステム側からの要請で5 V，3.3Ｖ，2.5Ｖ，1.8Ｖと変化してきました。 このため，MOS FETの内部電界が増大し，大きなエネルギーを持った電子や正孔（ホットキャリア： Hot Carrier）が生じるようになりました。このホットキャリア発生の原因は種々ありますが，その中で も特に重要な2つの発生機構について説明します。

テクニカル・ノート PQ10478JJ02V0TN

73

第3章

故障モードとメカニズム

（1）ホットキャリア発生メカニズム（ＮチャネルMOS FETを例に説明します） 図3−4に示すように，ソースからドレインに向かって移動する電子が，ドレインに達する前に， チャネル水平方向電界からエネルギーを得ると，そのまま，Si-SiO2界面の障壁を越えて酸化膜中に 注入されます。このようなホットキャリアをチャネルホットキャリアといいます。また，図3−5に 示すように，ソースからドレインに向かって走行してきた電子はドレイン近傍の高電界により衝突 電離やアバランシェ増倍を起こし，電子一正孔対が生成されます。 この際電子と正孔の一部（ホットなもの）が酸化膜中に注入されます。このようなホットキャリ アをドレイン・アバランシェホットキャリアといいます。ホットキャリア発生の条件は，MOS FET に印加される電圧の条件で決まります。次にこれらのホットキャリアがMOS FETの電気特性にど のような影響を及ぼすかについて簡単に示します。

図3−4 チャネルホットキャリア

VG

VG

VD (VG = VD)

ゲート IG N+ ソース

図3−5 アバランシェホットキャリア

ドレイン N+

Ich

ISUB

空乏層 P型基板（もしくは，ウエル）

VSUB

(VG < VD)

ゲート IG N+ ソース

ドレイン N+

Ich

VD

空乏層

P型基板（もしくは，ウエル）

VSUB

（2）ホットキャリアによるMOS FETの特性変動 ゲート酸化膜に注入された電子や正孔は，Si-SiO2界面に界面準位を発生させたり，膜中に捕獲準 位を発生させたりします。この結果，MOS FETのしきい値電圧の変動や電流特性が変動します。 変動の方向は，ホットキャリアが電子か正孔，あるいはその両方であるかによって異なります。同 一の印加電圧条件では，特性の変動量は，おおよそ次のような式で表すことができます。

Δ P = A・tn ここで，Δ P ：MOS FETの特性変動量 A, n ：MOS FETの構造やストレス印加電圧条件で決まる定数 t

：経過時間（ストレス印加時間）

図3−6に一定電圧印加状態でのNチャネルMOS FETしきい値電圧の変動の様子を示します。

74

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

しきい値電圧変動量 ΔVT [mV]

図3−6 NチャネルMOS FETしきい値電圧の変動特性

102

VD = 6.5 V VG = 3.0 V （ドレインアバランシェ    ホットキャリア）

VD = 6.5 V VG = 6.5 V （チャネルホットキャリア）

101

100 102

103

104

105

ストレス時間 [sec]

一般にデバイスの回路動作においては，MOS FETに印加される電圧は，0 V∼電源電圧まで変化 し，その結果電子と正孔の両方が寄与します。また，電圧が変化するため，ホットキャリアの発生 が常時起こっているわけではありませんので一定電圧印加時に比べると特性変動量は少なくなり ます。さらに，デバイスでは回路の選択・非選択がありますので，サイクルタイムなどでも変動量 は左右されます。ホットキャリアによる特性変動は同じプロセスで作ったMOS FETにおいて，一 般にドレイン電圧（多くの場合電源電圧に相当）が高いほど，また低温動作時の方が変動量は大き くなります。このホットキャリア効果の防止策について簡単に述べます。

（3）ホットキャリア効果の防止策 注1

デバイスの観点からは，MOS FETの内部電界が弱まるように低不純物層を設けた構造（DDD ， 注2

LDD ）にして，MOS FETの特性変動が少なくなるようにします。 また回路設計の観点からは，回路動作時にMOS FETに加わる電圧を特別に制御するような回路 構成としてホットキャリア効果によるデバイスの特性変動を防ぎます。

注1. DDD ：Deeply Doped Drain 2. LDD ：Light Doped Drain

テクニカル・ノート PQ10478JJ02V0TN

75

第3章

3. 2. 3

故障モードとメカニズム

スロートラップ

MOSトランジスタのゲート電極に電圧を印加し高温で試験を行うと，Vtシフトが観察されます。この Vtシフトは，ゲート電極に印加される電界強度に大きく依存し，負電圧で顕著になります。図3−7, 3 −8にPch FETのBT試験におけるVt変動の温度依存性，電圧依存性をそれぞれ示します。ストレス時間 に伴いVtが劣化していく様子が観察されます。 半導体集積回路は，微細化が進行しており，それに伴いゲート酸化膜が薄くなりゲート電極に印加さ れる電界強度は大きくなる傾向にあります。CMOSデバイスでは，Pチャネルトランジスタには負電圧 がゲート電極に印加されますので，この種のVtシフトが問題となる可能性があります。 このVtシフトのメカニズムとしては， （1）熱的に励起された正孔が界面のポテンシャル障壁を乗り越え，界面近くに捕獲されるというキャ リアのトラッピング現象。 （2）SiとSiO2との界面に存在するSiとHの結合が高電界が印加されることにより切れ，界面準位が発生 するとともに，正電化が界面近傍に形成される。 などがあります。 このような注入型シフトでSiO2とSiとの界面におけるキャリアの移動に基づくVtシフト現象をスロー トラッピング現象と呼んでいます。また，この種のVtシフトは，パッケージ依存性，保護膜依存性があ り，外部よりの不純物の影響が確認されています。

図3−7 Pch FETのBT試験におけるVt変動（温度依存性）

(Pch W/L = 40 μ m/2.5 μ m) 電圧条件 –10 V –10 V –10 V

Vt 変動 (mV)

–100

温度条件 150ºC 125ºC 85ºC

–10

10

100 ストレス時間（時間）

76

テクニカル・ノート PQ10478JJ02V0TN

1000

第3章

故障モードとメカニズム

図3−8 Pch FETのBT試験におけるVt変動（電圧依存性）

(Pch W/L = 40 μ m/2.5 μ m)

Vt 変動量 (mV)

100

電圧条件 –12 V

温度条件 150ºC

–10 V –7 V

150ºC 150ºC

10

1

1

10

100

1000

10000

ストレス時間（時間）

参考文献 安食恒雄 監修「半導体デバイスの信頼性技術」日科技連出版社

3. 2. 4

エレクトロマイグレーション

近年，半導体デバイスの高集積化・微細化に伴い，配線電流密度が増加してきており，配線材である 金属原子は，電子との衝突により電子の流れ方向に運動量を得て質量輸送を起こし，断線不良またはヒ ロックやホイスカにより，短絡不良を起こすというエレクトロマイグレーションが問題となってきてお ります。写真3−1に加速試験における断線不良の例を示します。

（1）エレクトロマイグレーション現象のメカニズム 半導体デバイスに使用される金属配線は，層間絶縁膜上にスパッタリングにより成膜されるため， 多結晶構造になっています。そこで，電子との衝突により運動量を持った金属原子は，空孔が集中 し，拡散が容易な結晶粒界に沿って移動し，図3−9のA点のように入力経路より出力経路の方が多 いとボイドが発生し，B点のように出力経路より入力経路が多いとヒロックが成長します。また， 結晶粒径よりも小さい配線幅においては，図3−10の①に示すように，粒界が配線を横切るバンブ ー構造となるため，粒界拡散ができなくなり，②に示されるような粒界構造の配線よりも断線にい たる時間が長くなります。図3−11にメディアン寿命（MTF）の配線幅依存性の例を示します。一 般に，エレクトロマイグレーションによるメディアン寿命は，Blackの経験式（次式）で表されま す。

テクニカル・ノート PQ10478JJ02V0TN

77

第3章

故障モードとメカニズム

⎛ Ea ⎞ − MTF = AJ nexp ⎜⎝ ⎟⎠ kT ここで，A，n ：定数 2

J

：電流密度［A/cm ］

Ea

：活性化エネルギー［eV］

k

：ボルツマン定数（8.6159×10 ［eV/K］）

T

：絶対温度［K］

-5

上記の式において，定数nの値は近似的に2であり，エレクトロマイグレーションによるメディア ン寿命が大きな電流密度依存性を持つことが分かります。また，活性化エネルギー（Ea）の値とし ては，0.4∼0.7 eV程度が得られています。図3−12にメディアン寿命の温度依存性の例を示します。

（2）エレクトロマイグレーション対策 エレクトロマイグレーションによる不良発生を抑制するための対策としては， ①

結晶粒径を大きくし，拡散経路となる粒界を減らす。

②

銅，チタンなどの元素を配線に添加することにより，粒界での空孔の減少，また化合物析出 により，粒界拡散を抑制する。

③

配線の下地構造を平坦化することにより，段差部でのステップカバレッジを改善し電子流の 不均一，電流密度の上昇を防ぐ。

④

層間絶縁膜・カバー膜の構造，形状を変えることにより，層間絶縁膜・カバー膜の強度を上 げ，また配線との密着性を良くすることにより，ヒロックの成長を抑制する。

などがあります。

写真3−1 エレクトロマイグレーションによる断線例

78

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

図3−9 結晶粒界での金属原子の移動

図3−10 配線の粒界構造

e

①

結晶粒界 A

② B

図3−11 MTFの配線幅依存性

J = 2 × 106 A/cm2 T = 200ºC

4

104

MTF (時間)

MTF (時間)

10

図3−12 MTFの温度依存性

103

200ºC 175ºC 150ºC J = 2 × 106 A/cm2 Ea = 0.6 eV

103

102

102

1

4

8

16

濃度 1/T (1/K)

配線幅 ( μ m)

3. 2. 5

ストレスマイグレーション

ストレスマイグレーションは配線の微細化が進んだ結果，顕在化してきた故障現象でアルミ配線が層 間絶縁膜およびカバー膜の熱膨張係数との相違により引っ張り応力を受け，応力を緩和する過程での熱 拡散によりボイドが発生する現象です。一般に，200℃前後での長期保管，またエージング試験などに おいて断線にいたる低温長期モードと，成膜後の高温熱処理工程中にボイドが発生する高温短期モード の2つのモードがあります。

（1）低温長期モード 低温長期モードはくさび状ボイドの発生，また竹の節のようにアルミ粒界が配線を横切るバンブ ー粒界においてスリット状に断線するもので，150∼200℃で故障率がピークになることが報告され テクニカル・ノート PQ10478JJ02V0TN

79

第3章

故障モードとメカニズム

ています。これは一般に，引っ張り応力を受けたアルミ配線が塑性変形するというクリープモデル で説明され，クリープ速度は応力項と拡散項の積で表されます。 高温ではアレニウスの経験則に従いボイドの拡散速度が早くなる反面，応力は小さくなり，また 低温では応力が大きくなる反面拡散速度は遅くなるため，温度依存性がピークを持つことが理解で きます。写真3−2に低温長期モードによりスリット状に断線している例を示します。 ストレスマイグレーションによる寿命は，アルミ配線の幅と膜厚に大きく依存し，ICの微細化に とって大きな障害となります。 この対策としては ①配線構造をアルミとTiN等の高融点導電膜との積層にする。 ②圧縮応力の小さい材質・構造の層間絶縁膜・カバー膜の使用で配線の引っ張り応力を低減する。 ③エレクトロマイグレーションと同様に銅などの元素を添加し，粒界拡散を抑制する。 ④応力の集中が少ない配線形状，下地形状にする。 などが検討され，効果が確認されています。

（2）高温短期モード 高温短期モードは，高温処理後の冷却過程においてくさび状のボイドが発生するもので，絶縁膜 の種類に強く依存することが知られています。対策としては低温長期モードと同じことが言えます が，さらに熱工程の温度を低くし，冷却速度を早くすることで，金属原子の熱拡散を抑制すること が大切になります。 これらのストレスマイグレーションのメカニズムについては，まだ完全に解明されたわけではな く，応力の解析，ボイドの生成，成長過程のTEM観察など種々の研究が行われています。

写真3−2 ストレスマイグレーションの例

80

テクニカル・ノート PQ10478JJ02V0TN

第3章

3. 2. 6

故障モードとメカニズム

アルミ腐食

現在，半導体デバイスは樹脂封止型パッケージが広く用いられています。この樹脂封止型半導体デバ イスでは，外部から湿気（水分）が侵入し， 電気的特性の劣化 ↓ 内部チップ上のアルミ配線の腐食 と，故障の原因となります。ここでは，主にアルミ腐食について説明します。

（1）水の侵入経路 封止樹脂型デバイスにおける水の侵入経路には次の2つがあります。 ①

樹脂とリードとの界面を通って侵入する。

②

樹脂の透湿性により樹脂を通して侵入する。

これらの様子を図3−13に示します。 ①は，樹脂とリードフレームの密着性が悪い場合に，主な経路となります。密着性は，樹脂とリ ードフレームの材質で決まり，実装時の熱ストレスにより劣化します。 ②に関しては，樹脂の吸湿特性により左右します。また，近年の薄型パッケージでは，水分が内 部チップへ透過する時間は速まります。

図3−13 封止樹脂型半導体デバイスにおける水の侵入経路

樹脂中を透過

チップ リード 界面を進入

（2）アルミ腐食のメカニズム アルミ（AI）は，電気化学のイオン化傾向が高く，非常に腐食しやすい金属です。この電気化学 反応は，印加するバイアスの影響を受けるため，バイアス値が増大するにつれて腐食も大きくなり， 印加するバイアスの極性により腐食のモードが異なります。これは，バイアス印加により発生する 電界により，引き寄せられて反応するイオンが異なるためです。 アルミ腐食に関わるイオンとしては，塩素やその他のハロゲン，ナトリウム等が知られています。 これらのイオンは，樹脂中の不純物，チップ表面の異物，実装時のフラックス等に含まれています。 テクニカル・ノート PQ10478JJ02V0TN

81

第3章

故障モードとメカニズム

以下に腐食の要因となる反応式の一例を示します。 ①

陽極側の反応 −

−

−

Al＋4Cl →AlCl4 ＋3e −

＋

−

AlCl4 ＋3H2O→Al(OH)3＋3H ＋4Cl ②

陰極側の反応 −

O2＋2H2O＋4e →4(OH) −

− −

Al＋3(OH) →Al(OH)3＋3e

＋

2Al＋6H2O→2Al(OH)3＋6H

写真3−3 アルミ腐食の事例

（3）耐湿性寿命推定 半導体の耐湿性寿命を決定する主な要因は以下に示すように複数に渡っています。 ①

樹脂の透湿性

②

樹脂と半導体チップとの密着度

③

樹脂または半導体チップの不純物含有量

④

電界強度

⑤

チップ保護膜質

⑥

チップ内部の回路構成，配線材料

上記要因が複雑に影響を及ぼし合っているため，一般論としての加速モデルは確立していません が，代表的なモデルは次の寿命式で表されます（A, B：定数 ①

Reich-Hakim Model t = A×exp［−B（TA ℃＋RH %）］ 例：B = 0.06

② 82

Vapor-Pressure Model

テクニカル・ノート PQ10478JJ02V0TN

t：寿命）。

第3章

故障モードとメカニズム

−B

例：B = 1.82

t = A×Vp ③

Eyring Model t=A× exp［

ΔE kT

＋f（RH %）］ −4

2

f（RH %）= −4.4×10 ×（RH %） または f（RH %）= 296/（RH %） ここで， TA

：環境温度 〔℃〕

T

：絶対温度 〔K〕

RH ：相対湿度 〔%〕 Vp ：水蒸気圧 〔atm〕

Δ E ：活性化エネルギー f

：相対湿度［RH%］の関数

複数の要因により，アルミ腐食に対する活性化エネルギーは，ばらつきがあり，0.5∼1.0 eV程度 が報告されています。1つの目安として，実使用環境を25℃，55%RH，活性化エネルギーを0.5 eV， 湿度加速を湿度比の4.5乗に比例すると仮定すると，表3−2に示す値となります。85℃，85%RH試 験の加速係数は100倍以上になります。すなわち，実使用10年は，85℃，85%RHで1000時間試験 を実施することで確認できます。 寿命推定式は試験結果からの経験式として求められるのが一般的であり③で計算方法が2通りあ るのは相対湿度の2乗に相関があるとの考えと相対湿度の逆数に相関があるとの考えからで両者で は式中の定数が異なります。 加速率は，温度の加速係数はアウレニウス則を，湿度の加速係数は一般的なべき乗則を使用して います。 以上より加速率は以下のように計算できます。 温度加速率＝exp((1/T1-1/T2)×Ea/k) ＝exp(((1/(25+273))-(1/(85+273)))×0.5/(8.6174*10＾-5)) ≒26.13 湿度加速率＝(RH2%/RH1%)＾4.5 ＝(85/55)＾4.5 ≒7.10 加速率＝温度加速率×湿度加速率 ≒185.52

テクニカル・ノート PQ10478JJ02V0TN

83

第3章

故障モードとメカニズム

表3−2 実使用環境下における推定寿命 耐湿性試験温湿度条件

実使用時温湿度条件

加速係数

試験時間

推定寿命

30℃，60%RH

91倍

1000Hr

10年

25℃，55%RH

186倍

1000Hr

21年

85℃，85%RH

（4）耐湿性対策 耐湿性の改善は， ①

チップ表面のパッシベーション膜（保護膜）

②

樹脂の低吸湿化，密着性向上

の2面から進めてきました。 ①に関しては，10年以上前に，パッシベーション膜がSiO2膜から，緻密で耐湿性の高いSiN膜へ 改善されました。しかしながら，SiN膜化は，耐湿性は上がるものの，アルミ配線やウエハ自体に 応力がかかるという問題があります。現在，通常のプラズマSiO2膜よりも透水性の低いSiO2膜の開 発が進んでいます。 ②に関しては，表3−3に示すように低吸湿樹脂の導入により，1桁以上寿命が改善しました。

表3−3 低吸湿樹脂の耐湿性試験結果 樹

脂

サンプル

前処理＋PCT（Hr）

累積不良数

数

前処理

40

100

140

200

300

低吸湿樹脂

20

0

0

0

0

0

0

標準樹脂

20

0

1

3

6

9

14

サンプル

：8pDIP

前処理

：温度サイクル ＋初期化ベーク＋85℃，85%RH吸湿168 Hr＋半田浸漬260℃，10秒 ＋初期化ベークより半田浸漬まで繰り返し

PCT試験 ：125℃，2.3気圧

3. 2. 7

パッシベーション膜クラックとアルミ配線スライド

近年，高機能化が急速に進み，それに伴いチップ面積も大型化になっています。 また，表面実装デバイスが普及し，小型化，薄型化が進む一方で外部からの熱ストレス等の環境も厳 しくなっています。 このような状況下で，パッケージに使用されている樹脂（プラスチック）の熱応力により，デバイス の保護膜であるパッシベーション膜にクラックが生じたり，チップコーナ部のアルミ配線がずれ，断線 や短絡などの不具合を引き起こしたりする現象があります。 一般に，前者をパッシベーション膜クラック，後者をアルミ配線スライドと呼んでいます。

84

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

［メカニズム］ 温度サイクルまたは熱衝撃を繰り返し行うと，シリコンチップと樹脂との熱膨張差によって熱応力が 働きます。具体的には，高温ではチップ，樹脂ともに膨張し，その後低温にすると，樹脂の収縮力によ ってチップを中心方向に圧縮するため，チップ表面のパッシベーション膜およびアルミ配線にせん断応 力として働きます。この応力がパッシベーション膜の強度を越えると保護膜にクラックを発生させ，さ らにアルミ配線を粘性変形させ，ついにはシリコン基板からアルミ配線がはがれてしまいます。

図3−14 メカニズム概略図（温度サイクル試験（低温））

圧縮応力

写真3−4 アルミ配線スライド

テクニカル・ノート PQ10478JJ02V0TN

85

第3章

故障モードとメカニズム

［対策］ 以下のような総合的な対策を行っています。 （1）樹脂材料の応力低減 （2）アルミ配線の幾何学形状による改善 （3）チップコーティングによる樹脂応力の緩和 （4）チップコーナ部のパターンレイアウトの考慮

3. 2. 8

ボンディングワイヤに関する故障モード

ICチップは細い金ワイヤまたはアルミワイヤを介して外部リード端子との電気的接続を得ています。 ボンディングワイヤに関する故障モードにはワイヤとチップとの接合不良，ワイヤの断線，ワイヤタッ チなどがあり，大半は電気的検査において初期不良として除かれますが，温度ストレスあるいは電気的 ストレスを印加したあと，故障現象が現れる場合もあります。 上に述べた故障モードの原因として，ボンディングパッドとワイヤとの接続不良・ワイヤネック部の 断線，ワイヤの変形などがあります。

（1）金−アルミ合金の形成 金線のアルミパッドへのボンディングには熱圧着法と熱圧着および超音波併用法とがあり，いず れの方法も金−アルミ相互拡散により接合します。この金−アルミ相互拡散が行われないと金とア ルミの接合はなされませんが，ボンディング後に定格を越える高い温度で高温保管を行うとこの相 互拡散は進行し，金とアルミとの拡散速度の違いにより接合部付近にボイドが発生し断線状態にい たることがあります。したがって長時間の熱処理を行う場合には温度に注意する必要があります。

（2）ワイヤネック部の断線 ワイヤのネック切れは，ワイヤの根元に何らかのストレスが加わりワイヤ強度が低下し断線にい たるものです。写真3−5にその例を示します。ストレスの原因としては，ワイヤの供給がスムーズ に行われない，ボンディングワイヤ後に機械的な振動が加わるなどがあります。対策としてワイヤ 供給経路を清浄に保つこと，ワイヤがボンディング工程からモールド封止工程までの搬送中に振動 を与えないことなどの製造工程上の管理を行っています。

86

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

写真3−5 ボールネック部のダメージ例

（3）ワイヤの変形・ワイヤタッチ 一般にモールド樹脂による封止は，図3−15に示すようにタブレット状にした樹脂をポットに投 入し，プランジャによる圧力と金型の熱を加えて溶融させ，ランナを介してキャビティに注入する 方法により行われます。 ここで使われるモールド樹脂は熱硬化性で，熱を加えると図3−16に示すように樹脂の粘度が時 間とともに変化するという特徴があります。このため樹脂をキャビティ内に充填するには，樹脂の 粘度が最低粘度になる（図3−16のAからB）ときに注入するのが望ましいのですが，何らかの原因 により樹脂の粘度が高い状態で注入が行われるとボンディングワイヤにストレスが加わり，ワイヤ 変形が起きます。写真3−6にX線装置でワイヤ変形を観察した例を示します。 この現象はキャビティ内を流動する樹脂の粘度と流動スピードに依存します。したがって，金型 構造の設計および樹脂成形条件設定について，十分な検討を行いワイヤ変形などが起こらないよう， 最適な設計および条件設定を行っています。

図3−15 モールド金型成形

図3−16 熱硬化性樹脂の特性

プランジャ 粘度

ポット タブレット ゲート ランナ キャビティ

A

B 時間

テクニカル・ノート PQ10478JJ02V0TN

87

第3章

故障モードとメカニズム

写真3−6 X繰装置によるワイヤ変形の観察例

3. 2. 9 （1）概

熱疲労現象 要

熱疲労とは，熱膨張係数の異なる材料がろう材などで接合している構造において，熱サイクルの ストレスが印加されると，材料の熱膨張係数の差により，その接合部分にひずみが繰り返し生じ， 接合強度が劣化したり接合部分にクラックが発生したりする現象をいいます。熱疲労現象が進行す ると，最終的には接合部分が剥離し断線状態にいたります。 半導体デバイスでは発熱素子のマウント材に使用する半田の熱疲労が信頼性上問題となること があります。発熱を伴う半導体デバイスの材料設計については，使用材料の熱膨張係数等の物理的 特性を考慮する必要があり，熱疲労の信頼性への影響についてはパワーサイクル試験や温度サイク ル試験で評価する必要があります。

（2）故障モードと故障メカニズム ここではパワートランジスタ（以下，PoTrと略す）を搭載したハイブリッドIC（以下，HICと略 す）の事例について，マウント材料の熱疲労現象の故障モードと故障メカニズムを取り上げました。 熱疲労による故障モードの代表例として，チップマウント材の半田層での剥離などがあげられま す。故障メカニズムとしては，発熱素子のPoTrチップのON/OFF動作の繰り返しにより熱サイクル が生じ，熱膨張係数の異なる材料に挟まれた半田接合層がひずみを受け，半田接合層剥離にいたる というプロセスになります。故障モードとメカニズムを表3−4に示します。今回のHICの事例では PoTr部分は上からPoTrチップ，金属片，基板，ヒートシンクの各材料が半田層で接合されている構 造になっており，熱疲労が顕著に現れるのはこれらの半田接合層です（図3−17参照）。

88

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

表3−4 故障モードと故障メカニズム 故障モード

特性への影響

半田接合面の剥離

熱抵抗の増加

半田接合層クラック

二次降伏異常 PN接合破壊

故障メカニズム 発熱素子のPoTrがON/OFF繰り返し ↓ 熱サイクルの発生

SOAの減少 コレクタ断線

↓ チップ，金属片等の材料が膨張収縮繰 り返し ↓ 半田接合層に繰り返しひずみ ↓ 半田接合面の剥離

SOA：安全動作領域

図3−17 PoTr部分の構造（断面図）

PoTrチップ 半田接合層（上層） 金属片 半田接合層（中層） 厚膜基板 半田接合層（下層） ヒートシンク

（3）改善事例 半田接合部の熱疲労に対する改善方法としては，半田で接合される材料として熱膨張係数の近い 材料を選定したり，半田接合層の半田厚をなるべく厚くしたり等の方法があります。以下の事例は， PoTrチップ下の金属片材料をチップ材料のSiの熱膨張係数に近い材料に変更して熱疲労による熱 抵抗の劣化を改善した事例です。 熱抵抗の劣化は，パワーサイクル試験により金属片材料の変更前後で比較評価したものです。 変更前は，3,000サイクルを越えるあたりから熱抵抗が増加していますが，変更後は，10,000サイ クルを越えるあたりから熱抵抗が増加しています（図3−18参照）。 また，4,000サイクルの試験品について，半田接合面の熱疲労状態を超音波探査装置により比較 解析しました。変更前は，熱疲労により半田接合面が剥離していますが，変更後は，剥離していま せん（図3−19参照）。 これらのことから変更後は変更前に比較して，熱疲労現象の進行が遅くなっており，熱疲労によ テクニカル・ノート PQ10478JJ02V0TN

89

第3章

故障モードとメカニズム

る劣化が改善されています。

図3−18 パワーサイクル試験による熱抵抗変化率

Δ Tj = 125ºC (15分／サイクル)

熱抵抗変化率 [%]

60

変更前

変更後 0 1,000

10,000

100,000 試験サイクル数

図3−19 PoTrチップ下の半田接合面の剥離状態

チップ

剥離発生

半田接合層（上層） 金属片

パワーサイクル 2,000∼3,000 サイクル 注． 金属片の熱膨張 係数をチップに 近づけた

金属片変更後 注 剥離なし

3. 2. 10

金属片変更前 剥離あり（赤い部分）

イオンマイグレーション

（1）イオンマイグレーションとは イオンマイグレーションは，エレクトロケミカルマイグレーションともいい，水分の存在下で金

90

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

属の端子間に電圧を印加したときに陽極側で金属がイオン化し，クーロン力によってイオン化した 金属が陰極側へ移動し，陰極側で電子をもらい再び金属として析出，成長する現象のことをいいま す。 半導体デバイスにおいては，リードフレーム材，メッキ材，チップマウント材，ボンディング材 などに様々な金属が使用されています。また，半導体デバイスは自動車，医療機器，電子機器など 多種多様な分野で利用されており，使用条件，使用環境によってはイオンマイグレーションに対す る注意が必要になります。半導体デバイスにおいては特に銀（Ag）のイオンマイグレーションが知 られています。

（2）イオンマイグレーションの故障モード イオンマイグレーションの故障モードとしては，耐圧劣化，絶縁劣化などがありますが，端子間 が完全にショートすることはまれで，リーク電流が増加（抵抗性）する故障モードがほとんどです。 また，デンドライト状（樹枝状）に成長したイオンマイグレーションは，電流が流れる際の発熱に よってその一部が切断される場合があります。このため，試験中や測定中に故障が回復することも あります。

（3）イオンマイグレーションの発生メカニズム イオンマイグレーションは，イオン化物質の存在，水分の存在，電界の存在の3つの条件がそろ えば発生します。銀のイオンマイグレーションの発生メカニズムとしては以下のようなモデルが考 えられています。 ①

陽極側でAgがイオン化する ＋

Ag → ②

＋

イオン化したAg が電離した水分と反応する 2H2O

＋

＋

−

水酸化銀は不安定であるため酸化銀を析出する。 Ag2O＋H2O

上記の反応は水分，電界の存在下では可逆的である。 2Ag2O＋H2O

⑤

AgOH

→

2AgOH → ④

−

H3O ＋OH

→

Ag ＋OH ③

−

Ag ＋e

→

2AgOH →

＋

−

2Ag ＋2OH

＋

Ag はクーロン力によって陰極側へ移動しAgとして析出する。 ＋

−

Ag ＋e

→

Ag

（4）イオンマイグレーションの加速条件 Agのイオンマイグレーションは水分，電圧の条件がそろえば発生しますがその加速条件としては ①温度，②湿度，③電界強度および④ハロゲン，アルカリなどのイオン性不純物による汚染があり ます。 ここで，イオン性不純物による汚染を考えないとき，絶縁基板状の2電極間で発生するAgマイグ テクニカル・ノート PQ10478JJ02V0TN

91

第3章

故障モードとメカニズム

レーションは次式により表されます。

⎛ ⎝

t = A・E r・H n・exp ⎜ − −

ここに， t

−

Ea ⎞

⎟

kT ⎠

：マイグレーションの発生時間

Ea ：活性化エネルギー

A ：絶縁基板材料によって決まる加速定数

k ：ボルツマン定数

E ：電界強度

r

H ：湿度

n ：定数

：定数

T ：絶対温度

（5）半導体デバイスでの銀マイグレーション

半導体デバイス内部でAgマイグレーションが発生することはまれですが，チップとリードフレー ムとの接着に使用されているAgペーストの量が多すぎ，かつ，樹脂とチップとの密着性が悪くチッ プ表面に正電位が加わる様な条件下で，さらに温湿度条件が重なるとAgマイグレーションが発生す る場合があります。 半導体デバイスの外部端子は，外気にさらされる場合があります。このような場合には前出のAg マイグレーションとは別に硫化水素雰囲気中で無バイアスでも発生する硫化銀のウィスカにも注 意が必要です。

3. 2. 11

発光素子の光学特性劣化

（1）発光ダイオードのダークライン劣化

レーザダイオードの光学特性劣化を理解するために，まず発光ダイオードの光学特性劣化につい て触れておきます。 発光ダイオードを比較的高電流密度で動作させると，発光領域に非発光の線が現れることがあり ます。これは，ダークライン（dark line）と呼ばれます。ダークラインは発光ダイオードの動作中 に，結晶内の転位が成長し，活性層内で転位網になったものです。 これらの転位には以下の2種類があります。1つは活性層内で，結晶方位に元来存在する転 位であり，ダークラインの主な原因となるもの，もう1つは，動作時に結晶表面から導入さ れる転位が原因で，結晶方位ダークラインが成長するものです。 これに対して，１μm帯波長のInGaAsP発光ダイオードでは，方向のダークラインが発生 しづらいことが知られています。これはこの結晶材料固有の，非常に優れた性質であります。ただ し，格子不整合によるミスフィット転位（刃状転位），ストライプ形成時の欠陥，もしくはオーミ ック電極での強いひずみ等があると，ダークラインは発生しやすくなります。

（2）発光ダイオードのダークライン劣化防止策

まず，活性層内の結晶方位に元来存在する転位が原因で，ダークラインに成長するものは，

92

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

無転位基板の使用等，結晶品質の向上や，清浄な雰囲気でのエピタキシャル成長等によって抑える ことができます。また，結晶方位に存在するひずみが原因で，動作時に転位が導入されるケ ースは，結晶におけるひずみを少なくすること，すなわち，結晶と熱膨張係数の近いヒートシンク 材料を用いること等によって回避されます。このため，発光ダイオードのヒートシンクには結晶と 熱膨張係数の近いSi系材料，長波長帯では，アルミナ系材料が用いられます。

（3）レーザダイオードのダークライン劣化

レーザダイオードでは，劣化によってしきい電流密度が上がり，外部微分量子効率が低下します。 これを反映して，CW動作のI-L静特性が，図3−20の①→⑤のように移り変わり，ついにはCW動 作が不可能となります。

図3−20 I-L静特性の時間変化

①

②

③ ④

Pout

⑤ IF

レーザダイオード固有の劣化現象は，反射面の破壊や表面状態の変化によるものであり，大部分 の劣化原因は，発光ダイオードのそれと共通です。劣化は，高温もしくは高光出力・高動作電流密 度であるほど加速されます。 転位に基づく劣化メカニズムは2種類に大別されます。1つは点欠陥の放出・吸収を繰り返しなが ら転位が成長し，ダークラインと呼ばれる転位網にいたるもので，発光ダイオードに見られる ダークラインと同一のものです。 これは，活性層を貫通して存在する転位や点欠陥での非発光再結合によって，放出されるエネル ギーが格子振動を介して点欠陥を発生・移動させて，転位の上昇，下降運動を促すと考えられます。 その結果，転位の活性層内にある部分がよじれるように変形し始めて転位双極子ができ，次いで， 活性層内を転位が伸びてダークラインとなります。このような注入キャリアの非発光再結合によっ て結晶欠陥が動く現象は，点欠陥から転位にまでおよび，総称して再結合誘起欠陥運動といわれま テクニカル・ノート PQ10478JJ02V0TN

93

第3章

故障モードとメカニズム

す。この種のダークラインは（001）面上で見ると，方向を向いています。これは転位が薄 い活性層内で絶えず｛100｝面から傾いた｛110｝面上にのって増殖するために，励起されていない クラッド層に伸びず，活性層内に広がっていくからです。 ダークラインの発生は，非発光再結合とレーザ共振器内の吸収損失を増し，結局CWしきい電流 を増加させます。しきい電流値の増加は，レーザダイオードの動作条件を左右し，アプリケーショ ンにおいて大きな不具合となります。ダークラインの成長は，電流密度が高いほど，また温度が高 いほど加速されます。 ダークラインの発生源となる転位の種類としては，基板結晶内の転位がそのままエピタキシャル 層表面まで伸びた貫通転位，ヘテロ接合から発生する転位，および析出物を種とした転位などがあ ります。InGaAsPレーザでは格子不整合によるミスフィット転位も存在し得ます。 さらに，動作時の応力が原因で転位が導入される場合があります。すなわち，結晶表面の弱い部 分から転位が導入され，活性層に到達後，成長します。この場合の点にはすべり転位であり， 方向のダークラインが発生します。

（4）レーザダイオードのダークライン劣化防止策

上記のような転位を極力抑えるために，低転位密度基板の使用，清浄な雰囲気中でのエピタキシ ャル成長，ゲッター作用の強い元素（Al, Mg）の液相溶液中への添加，析出しやすい不純物の濃度 低下および厳密な格子整合が一般的に行われます。 したがって，このような改良とともに，通電試験前後のしきい電流の変化を調べることによって， ダークライン劣化にいたる素子を除去することが可能です。また，応力起因の転位発生は，熱膨張 係数が接近したヒートシンクを使用することにより，防止されます。

参考文献

・高湿度環境下における厚膜回路用銀電極の移行現象 柳沢 武，加納 享一 電子技術総合研究所情報第47巻 第3号 ・半導体デバイスの信頼性技術 松下電子工業株式会社 編 日科技連 pp.156-163 ・デバイス・部品の故障解析 二川 清，山 悟，吉田 徹 日科技連 pp.88, 89 ・光通信素子光学 米津 宏雄 工学図書 pp.155-157, 281-298

94

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

3. 3 使用環境における障害 3. 3. 1

静電気放電（ESD）

半導体デバイスの微細化，高集積化に伴い，これを取り扱う場合に生じる静電気放電（ ESD ： Electro-Static Discharge）が重要な問題となってきています。以下に静電気放電の発生モデルおよび破

壊モードについて説明します。

（1）ESDの発生モデル

静電気放電により，半導体デバイスは特性の劣化（リーク電流の増加，耐性の劣化，hFEの変動 あるいはショート，オープン状態）をきたしますが，この劣化現象を引き起こす静電気の発生原因 として3つのモデルが提唱されています。 ① 人体モデル（Human Body Model：HBM） 人体に帯電した電荷がデバイスに触れたときに放電を起こし発生する破壊モデル ② マシンモデル（Machine Model：MM） 人体より大容量を有し，放電抵抗が小さい金属製機器とデバイスが接触したときに発生する 破壊モデル ③ デバイス帯電モデル（Charged Device Model：CDM） デバイスのパッケージまたはリードフレームが摩擦などにより帯電し，この電荷がデバイス の端子を通して放電されたときに発生する破壊モデル これらを再現する試験方法としては，表3−5に示すような規格がありますが，いずれも人体モデ ルおよびマシンモデルを想定したものとなっています。

表3−5 ESD試験方法の規格 規

格

条 C

MIL-STD-883C 方法

100 pF

件

R2 1.5 kΩ

3015

V クラス1：0 V∼1999 V

印加回数 3回

クラス2：2000 V∼3999 V クラス3：4000 V∼

EIAJ ED-4701

100 pF

1.5 kΩ

1000 V

3回

EIAJ ED-4701

200 pF

0Ω

150 V

1回

（参考試験）

（2）デバイス帯電モデル（CDM）について

最近ではESDの各種のモデルのうち，半導体デバイスにとって最も驚異なモデルは高速放電を伴 うCDMといわれています。CDMには3つの放電電荷の発生メカニズムが存在します。 ① ICチップの近傍の静電荷により作られた電界による誘導帯電現象 静電荷はICのパッケージ表面が摩擦されたときに発生します。また，帯電しているCRTや絶 テクニカル・ノート PQ10478JJ02V0TN

95

第3章

故障モードとメカニズム

縁物の近傍でも同じ現象が起きます。それらの静電荷が作る電界はICの内部導体に動電荷を誘 導します。 ②

ICのリードが帯電した導体に接触したときにICの内部導体とGND間の静電容量CLGが充電さ

れる現象 代表的な例として，帯電した人体がICのリードに触ったときに起こる現象があります。ただ し，一般的には，導体の抵抗によって放電のとき定数が大きくなるため放電時にICは破壊しま せん。 ③ 帯電した絶縁体表面からICのリードに放電する本来のESD現象 このケースでは，放電した瞬間にICが破壊することがあります。破壊しない場合，ICは帯電 し，後にCDMで破壊することになります。 これらの現象によって発生した動電荷は，ICのリードがGNDに接地したとき高速に流出し，ICを 破壊します。電気的に中性でない帯電したIC中でその動電荷は過剰とみなされます。したがって， これら3つの現象の動電荷を，‘過剰動電荷’と定義します。 CDMに基づく破壊強度と製造ラインの管理方法については後に述べます。

（3）試験方法

図3−21にCDM試験器の基本回路構成を示します。まず，ICの内部導体に電圧Vで充電し電荷Q を測定します（電荷計の構造はあとで説明します）。このとき，内部導体とGND間の静電容量CLG は，CLG = Q/V（印加電圧Vは既知）で計算できます。そして，ICを再度同じ電圧で充電しGNDに短 絡します。その後ICの劣化をICテスタでチェックします。 簡単にまとめると，1ピンに探針が接触したあと，スイッチが左から右に移動します。つまり， 充電，電荷量の測定，再充電，グランドに短絡の順で試験を行います。

図3−21 CDM試験装置

プローブ

IC

R V

96

Q

R

G

V

テクニカル・ノート PQ10478JJ02V0TN

R: V: Q: G:

抵抗 (1 MΩ) 電源 電荷量計 グランド

第3章

故障モードとメカニズム

（4）試験結果

図3−22に示すように，MOS ICの破壊電圧は静電容量に反比例します。すなわち一定の電荷量 QDで破壊していることが分かりました。破壊の痕跡は小さく2万倍程度の走査型電子顕微鏡でも特

定できませんでしたが，試験後のすべてのサンプルは，保護回路の後段のMOS FETのゲートが電 気的に短絡していました。

図3−22 MOS ICのCDM試験結果

電荷量

104

Q = 18.4 [nC] : 定数

破壊電圧 [V]

Q = 18.4 [nC] : 定数 103 Q = 18.4 [nC] : 定数

102 : experiment Solid Line : V∝C–1 101 10–1

100

101

102

電荷量 CLG [pF]

（5）破壊モード

① 接合破壊（写真3−7参照） PN接合の逆バイアス方向に過度の電荷が流れ込むために生じる熱的破壊現象です。発生箇

所は，電荷の流れる最短部分の接合部あるいは湾曲している接合部で発生しやすいのが特徴で す。なお，リーク電流の増加や耐圧の劣化時には破壊痕の判別がつかない場合もあります。

テクニカル・ノート PQ10478JJ02V0TN

97

第3章

故障モードとメカニズム

写真3−7 接合破壊事例

《エッチング後金顕写真》

3600倍

CDM印加Pin→364 Pin

破壊した痕跡は確認できない

《エッチング後SEM写真》

矢印＠：破壊している箇所を確認

② 酸化膜破壊（写真3−8参照） シリコン酸化膜の絶縁破壊強度は約10 MV/cmです。MOS構造の半導体デバイスではそのゲ ート酸化膜は非常に薄く形成されているため，比較的低い電圧で酸化膜が絶縁破壊を起こして しまうことになります。たとえば，ゲート酸化膜の厚さが300 Åとすると，約30 Vで絶縁破壊 を起こしてしまうことになります。実際の製品では，抵抗およびダイオードで構成されるゲー ト酸化膜保護回路を入れてあるので，耐量はこれよりも高くなっています。しかし，絶縁破壊 を起こしやすいという点から，MOS構造の半導体デバイスの取り扱いには十分な注意が必要で す。

98

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

写真3−8 酸化膜破壊事例

（6）製造ラインにおけるCDMの管理方法

図3−23に，電荷量計の基本的な等価回路を示します。ICの静電容量CEMに充電されていた過剰 動電荷量QEMは，ICのリードにCEMより2桁ほど大きな容量を持つ既知のコンデンサCを接触させ， その後コンデンサの端子電圧を計測すれば，過剰動電荷量QEM（= C×V）を求めることができます。 この電荷量計を用いることによって，ICのCDMにおける破壊因子であるMOS ICの一定の破壊電 荷量QEM[C]を直接的に測定することが可能です。MOS ICのCDM試験における破壊耐量は，ICの内 部導体の持つ静電容量CLGと充電電圧Vによって，一定の電荷量QD（= V×CLG）[C]で表せます。 しかし，IC製造メーカや電気機器メーカは，帯電物の「電位」のみを計測し，経験に基づく独自 の最大許容電位を管理基準として設定していました。このため，計測結果や障害防止対策はまちま ちなものとなっていました。しかし，電荷量計を使用することによって，これを解決することがで きます。 製造フロアの任意の場所に置かれたICの過剰動電荷量QEMを計測し，ICの破壊試験から得られた 耐量と計測されたエネルギーや電荷量とを比較することによって，対策の要否を判断することがで きます。

図3−23 電荷量計

R: 保護抵抗 ICのリード に接触

C

V

電圧計

C = 1000 pF or 0.1 μ F

テクニカル・ノート PQ10478JJ02V0TN

99

第3章

3. 3. 2 （1）概

故障モードとメカニズム

ラッチアップ 要

CMOS ICは，低消費電力という他にみられない優れた特徴により現在ICの主流となっています。

しかし，このCMOS ICには，ラッチアップという固有の破壊現象があり，問題となる場合がありま す。 以下にラッチアップ現象の説明を行い，次にCMOS ICのラッチアップ耐量を測定するためのラッ チアップ試験およびラッチアップ発生防止のための注意事項について説明します。

（2）ラッチアップの発生メカニズム CMOS構造は，どうしても電源端子VDD-VSS間に寄生トランジスタによるPNPNのサイリスタ構造

を持ってしまいます。ラッチアップとは，この寄生サイリスタが外部からのノイズなどの原因によ りオンし，VDD-VSS間がほぼ短絡状態となり，そこを電源を切るまで大電流が流れ続けるため，遂 には過電流破壊を起こす現象です。 ここでは，代表的なCMOS回路としてインバータを取り上げ，これについてラッチアップの発生 メカニズムを説明します。まず，図3−24にCMOSインバータの回路図，図3−25にその構造図，図 3−26にラッチアップ現象説明のための寄生トランジスタによる等価回路を示します。

図3−24 CMOSインバータの回路図

VDD

Vin

Vout

VSS

100

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

図3−25 CMOSインバータの構造図

VSS

P+

Vout

N+

N+

Tr6

P+

Tr5

N+

P+

Vin

N+

Tr4

P+

P+

VDD

N+

P+

Tr3 Tr2

P–well

R2 Tr1 R1

N

図3−26 寄生トランジスタによる等価回路

VDD

VDD

R1

R1 Tr2

Tr1

Tr2

R3

Tr3

Vin Tr6

Vout Tr6

R2

Tr4

VSS

(a) 入力端子から見た場合

R3

R2

Tr5

VSS

(b) 出力端子から見た場合

図3−25の破線の経路を見れば分かるようにCMOS構造は，どうしても寄生サイリスタを持って しまいます。ラッチアップは寄生サイリスタのオン現象ですので，図3−26においてトランジスタ Tr2またはTr6のベースが外部ノイズなどの原因によりトリガされ，オンしたとき，ラッチアップす

る可能性があります。以下にTr6がオンしたときについてラッチアップ発生メカニズムを説明しま す。

テクニカル・ノート PQ10478JJ02V0TN

101

第3章

①

故障モードとメカニズム

外部ノイズ，サージなどの印加により瞬間的にR2に電流が流れ，その両端の電圧降下がTr6 をオンできる電圧以上となる。 ↓

② Tr6がオンし，R1に電流が流れる。 ↓ ③ R1の両端の電圧降下がTr2をオンできる電圧以上となる。 ↓ ④ Tr2がオンし，R2に電流が流れる。 ↓ ⑤

これによりR2両端の電圧降下がTr6をオンできる電圧以上に維持されたときVDD-VSS間に電 流が流れ続けラッチアップが発生する。

④の段階でもかなり大きな電流が流れますが，⑤でR2の両端の電圧が寄生トランジスタのオン電 圧以内であれば，寄生サイリスタはオンしないので，ラッチアップは発生しません。一瞬だけ大き な電流が流れ，また元の電流値に戻ってしまいます。Tr2とTr6のhFEの積が1以上の場合，寄生トラ ンジスタのオン状態が維持されラッチアップが発生します。普通のCMOS ICは，この積が1以上で あり，ラッチアップを起こす可能性があります。最初にTr2がトリガされた場合でも上記と同様で す。 Tr2またはTr6にトリガをかけるラッチアップの原因としては次のようなものがあります。

① 入出力端子がVDD以上またはVSS以下になったとき。 Vin ＞VDD

〃 ＜VSS Vout ＞VDD

〃 ＜VSS ② 電源電圧VDDが上昇したとき。 ③ 電源電圧VDDが急激に変化したとき（急上昇）。

①の場合のラッチアップ発生メカニズムの例としてVin＞VDDの場合を考えてみます。 Vin＞VDD

↓ Vin→Ｒ3→Tr1のE-B間→R1→VDDに電流が流れる。

↓ Tr1がオンし，Vin→R3→Tr1の E-C間→R2→VSSに電流が流れる。

↓ Tr6がオンし，ラッチアップが発生する。 102

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

他の条件の場合も上記とほぼ同様の原理でTr2またはTr6がオンし，ラッチアップが発生します。 実際には，入出力端子にノイズがのり，これが電源電圧以上または以下になったときラッチアップ の起こる可能性があります。 ②の場合は，Tr2またはTr6のE-C間がブレークダウンを起こすことによりラッチアップが発生し ます。これは，電源ラインにノイズがのった場合に起こることがあります。 ③の場合は，電源の急激な変化により，基板とウエルとの間の接合容量に充放電電流が流れ，そ れが寄生サイリスタをトリガすることによリラッチアップが発生します。実際には，デバイスに電 源を加えた瞬間に起きることがあります。

ラッチアップによる破壊モードはVDDからVSSに大電流が流れ続けるため，VDDまたはVSSのAl配線 の溶融，ボンディングワイヤの溶断等，多くは過電流破壊モードとなります。また，たとえ入出力 端子からのノイズによるラッチアップであったとしても破壊箇所は，VDDまたはVSSの配線であるこ とが多く，どの端子からのノイズによるものか特定できないことが多々あります。このため原因を 見つけ対策を施すことが困難になる場合もあります。

（3）ラッチアップ耐量の測定方法

測定方法には次の3つの方法があります。 ① パルス電流注入法 ② 電源過電圧法 ③ コンデンサ電圧印加法

①

パルス電流注入法

定電流パルス注入法は，電源を印加した状態でデバイスの1本の入出力端子に一定のトリガ パルス電流を段階的に加えていき，ラッチアップが発生するかどうか判定する方法です。ラッ チアップが発生したかどうかは電源電流値の変化で判断します。電源電流が個別に規定された 判定基準以上に流れた時のパルス電流値をもって，そのデバイスのラッチアップ耐量とします。 図3−27にパルス電流注入法の測定回路図を示します。

テクニカル・ノート PQ10478JJ02V0TN

103

第3章

故障モードとメカニズム

図3−27 パルス電流注入法（プラス電流パルスの場合）

トリガパルス電流源 （クランプ電圧 VCL）

– + VCC 被試験端子

+ 電源

供試品 入力端子は電源または GND端子に接続

出力端子は 開放状態

–

GND ICC測定 A

②

電源過電圧法

電源過電圧法は，電源電圧にトリガパルス電圧を重畳させて，ラッチアップが発生するかど うか判定する方法です。ラッチアップが発生したかどうかは電源電流値の変化で判断します。 電源電流が個別に規定された判定基準以上に流れたときのパルス電圧値をもって，そのデバイ スのラッチアップ耐量とします。図3−28に試験回路図を示します。

図3−28 電源過電圧法

ICC測定 A

VCC + 電源

供試品 入力端子は電源または GND端子に接続

出力端子は 開放状態 GND

104

テクニカル・ノート PQ10478JJ02V0TN

–

第3章

③

故障モードとメカニズム

コンデンサ電圧印加法（参考）

コンデンサ電圧印加法は，段階的にある電圧でコンデンサを充電し，そのコンデンサの放電 電圧を試験デバイスに加え，ラッチアップが発生するかどうか判定する方法です。図3−29に コンデンサ電圧印加法の測定回路図を示します。

図3−29 コンデンサ電圧印加法

VDD

S1

A

ラッチアップ 監視用電流計

試験 デバイス 可変電源 （両極性）

C

GND

電源

（4）ラッチアップの発生防止について

ラッチアップ現象を防ぐためにICの設計上，以下の事項に配慮しています。 ① 基板やウエルのコンタクトを頻繁にとって電位のふらつきを防止する。 ② エピタキシャルウエハを用いて基板抵抗を下げ，電流が流れたときの電圧上昇を防ぐ。 ③ 厚い酸化膜とガードリングによる素子間分離を行う。 ④ 厚い酸化膜とチャネルストッパによる素子間分離を行うなど。

3. 3. 3

パワー（MOS）FETの破壊

パワーMOS FETは電圧駆動型であるため，CMOS等のICによる直接大電力制御が可能であり，バイ ポーラ型のパワートランジスタと比べて高速スイッチング，低損失，大SOAであるため，高速スイッチ ングの分野を中心に市場ニーズが広まりつつあります。 最近ではパワーMOS FETの高性能化や軽薄短小化の要求が進んでいますが，同時に種々の破壊不具 合も発生しています。ここでは，パワーMOS FETの構造，安全動作領域および破壊モード，ゲート酸 化膜の過電圧破壊について述べます。

（1）パワーMOS FETの構造について

パワーMOS FETの構造は通常のMOS FETと基本構造は同じです。ただし，パワーMOSに必要な 特性を実現させるために，高耐圧構造，低オン抵抗化などの工夫を行っています。大きな特徴とし ては，以下の2点にまとめられます。 1 ． Nch 型 MOS FET の場合，ソース部は，低濃度の p 層に高濃度 n 層を有する二重拡散構造 テクニカル・ノート PQ10478JJ02V0TN

105

第3章

故障モードとメカニズム

（Double-Diffused MOS FET）である。 2．FETセルを並列に多数並べてチャネル幅を大きくし，低オン抵抗化を実現させている。

一般的なパワーMOS FETの構造図および等価回路を図3−30に示します。 図3−30 パワーMOS FETの構造図および等価回路

セル

セル ドレイン ゲート電極

N P

ソースアルミ ゲート酸化膜

C

N P

RB

寄生 容量 寄生 ダイ オード

D ゲート 寄生トランジスタ

RB ベース 抵抗

N N

裏面 = ドレイン

D

寄生トランジスタ はFETに相当 する部分

(1) MOS FET断面拡大図

ソース

(2) MOS FET内部等価回路

（2）パワーMOS FETの安全動作領域と破壊モードについて

パワーMOS FETの安全動作領域は，順バイアス安全動作領域（以下順SOAと示す）と逆バイア ス安全動作領域（以下逆SOAと示す）があります。 順SOAは，ゲート・ソース間を順方向バイアスした場合の安全動作領域です。順SOAは，図3− 31に示すように，オン抵抗制限ライン（A），パルスドレイン電流制限ライン（B），パワー損失

ライン（C）およびドレイン・ソース間耐圧ライン（D）による4つの制限領域からなっています。 順SOA内で使用されれば，通常は破壊などの不具合は発生しません。しかし順SOA領域を越えた領 域で使用されると，いろいろな不具合が発生します。 図3−31に，順SOA領域と破壊モードの関係を示します。

106

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

図3−31 順SOA領域と破壊モード（○で囲む部分が破壊モード）

電 流

ボンディング ワイヤ溶断

熱暴走

(B) (A)

(C)

順SOA領域

(D)

過電圧

電 圧

①

ボンディングワイヤ溶断

ボンディングワイヤに，過剰の電流が流れると，ワイヤが発熱し溶断してしまうことがあり ます。したがって，ワイヤの単位面積あたりに流せる電流量を越えないよう注意する必要があ ります。

②

熱暴走による破壊

パワーMOS FETは多数キャリアデバイスであるため，バイポーラ型のトランジスタのよう に，高電圧領域における2次降伏は起こりにくいデバイスです。したがって熱暴走もバイポー ラ型に比べて起きにくく広いSOA領域が得られます。しかし高電圧・大電流を印加すると過電 力となります。ジャンクション温度が異常に高く熱暴走を起こす可能性があります。なお周囲 温度が高い場合，低い場合と同じパワーを加えるとデバイス保証温度を越える場合があります。 実使用にあたっては，必ずディレーティングしてください。

③

過電圧破壊

パワーMOS FETのドレイン・ソース耐圧ラインを越える電圧を印加すると，ソース・ドレ イン間に存在する寄生ダイオードがブレークダウンし破壊することがあります。

テクニカル・ノート PQ10478JJ02V0TN

107

第3章

故障モードとメカニズム

図3−32 アバランシェ耐量試験回路

アバランシェ領域 BVDSS I(peak) IAS ID

DUT

Ton 20 V 0V VGS = 20 → 0 V 単発 PG

ゲート抵抗 RG = 25 Ω

ID

インダクタンス L

VDD

電源 VDD = 150 V

50 Ω

VDSS (定格オーバ) VDS VDD

オン時

ターンオフ時

0 Starting Ton

Lは数百 μ Hオーダで，FETの時間Tonは 数十 μ sオーダと短い期間ですので， DD インダクタンスの電流はほぼ V  の傾き L で増加します。

VGS

0 オン時にインダクタンスにエネルギー蓄積

ターンオフ時にアバランシェエネルギーとして FETに吸収される。

（3）ゲート酸化膜の過電圧破壊

パワーMOS FETのゲート電極は，低損失を実現させるため，薄い酸化膜により絶縁されていま す。ゲート端子に印加される電圧が定格以内であれば，ゲート酸化膜にかかる電界強度は，酸化膜 の破壊電圧（真性破壊電圧：約10 kV/cm）以下になるよう設計していますので問題ありません。し かしゲート電極に静電気などの過電圧が印加され，真性破壊電圧以上の電界が酸化膜に印加される と破壊することがあります。 破壊対策としては，ゲート酸化膜に真性破壊電圧以上の電圧がゲート電極に印加されないように クランプすることです。改善例として，酸化膜上に多結晶シリコンを使って図3−33のようにゲー ト・ソース間に並列にツェナーダイオードおよびゲート保護抵抗を追加しゲート電極に過電圧が印 加されないよう対策した例があります。 図3−34に対策前後の静電破壊強度例を示します。

108

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

図3−33 ゲート電極保護回路

ドレイン 保護抵抗 ゲート

保護ダイオード

ソース

図3−34 保護ダイオードおよび保護抵抗によるESD破壊耐量向上効果

D G

S 200 pF

ESD測定回路 （G・S間に＋または−印加。印加回数は1回）

残存率 (%)

100

50

0 100

200

300

ゲート保護ダイオード ＋ゲート保護抵抗

ゲート保護 ダイオード あり

ゲート保護 ダイオード なし

400

500

600

印加電圧 (V)

参考文献

（1）パワーデバイス，パワーICハンドブック

… 電気学会編（コロナ社）

（2）産業用パワーMOS FET DⅢシリーズ，DⅣシリーズの開発 … 日立評論，72，12 p.87（1990） テクニカル・ノート PQ10478JJ02V0TN

109

第3章

3. 3. 4

故障モードとメカニズム

実装時のパッケージ・クラック

プラスチック・パッケージは，室温放置においても空気中の水分を吸湿します。表面実装型パッケー ジを吸湿した状態で半田実装時の熱ストレスを加えると，以下の問題を生じることがあます。

〈問 題〉 ① パッケージ表面に，ふくれやクラックが起こる（写真3−9）。 ② ICの耐湿信頼性が劣化する。 ③ アルミスライドなどチップに損傷を与える。 ④ ボンディングワイヤの破断が起こる。 ここでは，これら現象のうち，パッケージ・クラックを中心にそのメカニズム，要因，回避策につい て説明するとともに，プラスチック・パッケージの吸湿・乾燥特性について示します。

（1）パッケージ・クラックのメカニズム

図3−35にパッケージ・クラックの発生メカニズムを示します。その概要を以下に説明します。

図3−35 パッケージ・クラック発生のメカニズム

水分 (i) パッケージの吸湿 • バルク吸湿 • 界面吸湿 熱ストレス (ii) 実装処理 • 急激な熱ストレス • パッケージ温度急上昇

(iii) パッケージの内部応力増大 • 吸湿水分の気化・膨張 • 各構成材料の熱膨張差 界面剥離 (b) (iv) 界面剥離発生 （→ 内部応力集中） • 剥離発生モード比率 (a) > (b) 界面剥離 (a)

(C) (A)

110

(B)

(v) パッケージ・クラック発生 （→ 内部応力緩和） • クラック発生モード比率 (A) = (B) > (C)

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

（a）パッケージの吸湿

プラスチック・パッケージはエポキシ系のモールド樹脂を用いております。このエポキシ樹 脂は通常の室内保管状態で空気中の水分を吸湿します。その吸湿挙動例を図3−36, 3−37に示 します。

写真3−9 パッケージ・クラックの断面写真

この結果より，薄形のSMDでは室外保管で最大約0.36 wt%程度，室内保管で最大0.27 wt% 程度（ただし東京で）吸湿します。 なお，室外保管の最大吸湿率は約30℃，75%RHの飽和吸湿率，室内保管の最大吸湿率は約 25℃，65%RHの飽和吸湿率に相当します。

また，最大値は高温高湿である夏場に見られ，逆に乾燥する冬場では最小値を示します。 このデータをもとに，化合物デバイス事業部では加湿処理条件として，吸湿管理不要品の基 準を30℃，85%RH，要吸湿管理品の基準を30℃，70%RH（いずれも高温多湿地域を考慮）に 設定しています。

（b）実装処理（熱ストレス印加）

吸湿したパッケージは，実装時に急激な熱ストレス（特に全体加熱方式の場合）が加わり， パッケージ温度が急上昇します。

（c）パッケージの内部応力増大

パッケージは，温度が急上昇することにより，吸湿水分が気化，膨張して，内部に過大なス トレスが発生します。しかもパッケージは高温なために，樹脂の強度低下や，各構成材料の熱 膨張の不整含も生じます（図3−38に樹脂の高温における特性変化を示します。この特性より 樹脂はガラス転移温度を越えると，熱膨張係数は大幅に増大し，また曲げ強度は急激に低下す ることが分かります）。

（d）界面剥離発生

→

内部応力集中

界面剥離は，パッケージ内部に発生したストレスが樹脂と挿入部品（リード・フレーム，IC テクニカル・ノート PQ10478JJ02V0TN

111

第3章

故障モードとメカニズム

チップ）との密着力を越えると発生します。この界面剥離は樹脂と密着性が乏しく，かつ最大 面積を占めるアイランド界面で最も発生しやすい現象です。 剥離が生じた結果，パッケージがふくれたり，剥離の端部にストレスが集中したりします。

（e）パッケージ・クラック発生

パッケージ・クラックは，界面剥離の端部に集中したストレスが樹脂の強度を越えると発生 します。なお，発生した内部ストレスがさらに大きい場合，または樹脂とチップ表面との密着 性が不十分であった場合は，チップ表面側にも剥離を生じたり，パッケージ・クラックを生じ たりすることもあります。この現象はチップ表面を破壊したり，ボンディングワイヤの破断を 誘発したりする場合もあります。この種の剥離は，チップ表面への直接的な水分や不純物の侵 入経路となり，アルミ配線腐食の原因（耐湿信頼性劣化）にもなります。

図3−36 パッケージの屋外保管年間吸湿挙動

0.5 28 (3.7 mmt) 14 (1.45 mmt)

吸湿率 (Wt%)

0.4 0.3 0.2 地区: 東京 場所: 屋外 （通風のよい保管箱）

0.1 0 9 10 11 12 1

2

3

4

5

6

7

8

9 10

カレンダー (月)

図3−37 パッケージの屋内保管年間吸湿挙動

0.5 28 (3.7 mmt) 14 (1.45 mmt)

吸湿率 (Wt%)

0.4 0.3 0.2 地区: 東京 場所: 実験室 （夜間空調オフ）

0.1 0 9 10 11 12 1

2

3

4

5

6

7

カレンダー (月)

112

テクニカル・ノート PQ10478JJ02V0TN

8

9 10

第3章

故障モードとメカニズム

15

5

10

4

5

2

熱膨張係数 ( × 10–5/ºC)

曲げ強度 (kg/mm3)

図3−38 封止樹脂の曲げ強度，熱膨張係数の温度依存性

0 100

200 温度 (ºC)

（2）パッケージ・クラックの要因とその影響

パッケージ・クラック発生（または耐湿信頼性劣化）の要因として影響が大きいと考えられるも のを以下に列記し概説します。

〈要 因〉 ① 半田付け実装前のパッケージ吸湿量 ② 実装条件 ③ パッケージ構造 ○アイランド・サイズ ○パッケージ厚

（a）半田付け実装前のパッケージ吸湿量

半田付け実装前のパッケージ吸湿量がSMDに与える影響を図3−39に示します。この図はサ ンプルに赤外線リフロによる熱ストレスを印加した場合のパッケージ・クラック限界吸湿率と 吸湿の関係を示したものです。パッケージ・クラックが入る限界吸湿率は，85℃，85%RH保 管で0.18 wt%（14 H），30℃，70%RH保管で0.125 wt%（192 H）となっています。 次に，パッケージ・クラック発生時のパッケージ内部の水分濃度モデルを図3−40に示しま す。パッケージ・クラック発生時，アイランド（チップをのせる金属板）裏面の水分濃度は一 致しています。 したがって，パッケージ・クラックは吸湿率ではなく，アイランド裏面の水分濃度に依存し テクニカル・ノート PQ10478JJ02V0TN

113

第3章

故障モードとメカニズム

て発生すると考えています。

図3−39 パッケージ・クラック発生と吸湿率の関係

0.2

パッケージ・クラックあり パッケージ・クラックなし 熱ストレス条件 85ºC/85% IRリフロ ピーク温度240ºC 210ºC以上30秒

10 85ºC, 85%, 14 H 30ºC, 70%, 192 H

30ºC/70% 0.1

0

1

10

100

1,000

水分濃度 (mg/cm3)

吸湿率 (Wt%)

0.3

図3−40 水分濃度特性図

5

時間 (H)

0 0.00

0.05

0.10

アイランド裏面までの距離 (cm) 樹脂裏面

水分濃度分布

アイランド 裏面

アイランド 樹脂

チップ

（b）実装条件がデバイスの信頼性（耐湿性，クラック）に及ぼす影響

半田付け実装時の条件（半田付け方式，温度，時間）がデバイスの信頼性（耐湿性，クラッ ク）に与える影響を図3−41, 3−42に示します。 この結果より，デバイスの信頼性（耐湿性，クラック）は半田付け方式，半田付け時の加熱 条件に大きく左右されることが分かります。

114

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

図3−41 半田付け条件が耐湿信頼性に及ぼす影響

(時間)

260ºC

768 VPS（予備加熱なし） 230ºC

温風

576

240ºC 240ºC 赤外線リフロ 温風＋赤外線リフロ

384 260ºC 半田浸せき

ウェーブ・ソルダリング （予備加熱なし）

192

0

10

20

30

40

50

60

70

80

加熱時間

90 (秒)

図3−42 パッケージ内部温度とパッケージ・クラックの関係

赤外線リフロ (220°C) 赤外線リフロ (240°C) 赤外線リフロ (260°C)

温風リフロ (240°C) IR＋温風リフロ (240°C) VPS (215°C) ウェーブ・ソルダリング (260°C)

10

パッケージ・クラック発生時の アイランド裏面水分濃度 [mg/cm3]

PCT耐量 (50%不良率)

960

サンプル: プラスチックPKG製品 （80ピンQFP, 2.0 mm厚） 前処理: 85ºC, 85% RH, 72 H PCT: 125ºC, 100% RH, 2.3気圧)

サンプル: プラスチックPKG製品     （80ピンQFP, 2.7 mm厚）

熱電対 5

0 180

内部温度測定点

200

220

240

260

パッケージ内部温度（アイランド裏面） [°C]

テクニカル・ノート PQ10478JJ02V0TN

115

第3章

故障モードとメカニズム

（c）パッケージ構造

図3−43および図3−44はアイランドサイズとパッケージ・クラック発生時のアイランド裏面 水分濃度との関係をシミュレーションで求めたものです。 この結果からパッケージ・クラックはアイランドサイズが大きいほど発生しやすいことが分 かります。図3−43は同一アイランドサイズではパッケージが厚いほどクラックが発生しにく いことを示しています。また，図3−44より，アイランドサイズの大きいパッケージでもリフ ロ温度を下げると，クラックの発生を抑えられることが分かります。

図3−43 パッケージ厚と水分濃度の関係

図3−44 リフロピーク温度と水分濃度の関係

100

IRリフロ  ピーク温度240ºC  210ºC以上30秒  3回

クラック発生時の アイランド裏面水分濃度 (mg/cm3)

クラック発生時の アイランド裏面水分濃度 (mg/cm3)

100

10 パッケージ厚 3.7 mm 2.7 mm 2.05 mm 1 0.1

1 アイランドサイズ (cm2)

10

IRリフロ回数: 3回 パッケージ厚: 2.7 mm

10

リフロピーク温度 220ºC 230ºC 235ºC 1 0.1

1 アイランド面積 (cm2)

10

（3）回 避 策

パッケージ・クラックの要因については上述したとおりですが，個々の要因が全体的にどんな関 係にあるかをモデル化したものを図3−45に示します。このモデル図より，パッケージ・クラック や耐湿性劣化を回避し，安全領域を広げるためのポイントは下記のとおりとなります。

〈ポイント〉 ① パッケージの吸湿率が少なくなるよう工夫し，管理する。 ② 熱ストレスの小さな半田付け方式を選ぶ。 ③ 可能なかぎり半田付け温度を下げる。 ④ なるべく厚形パッケージを選ぶ。

116

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

(厚い)

プラスチックの吸湿量 が低い 半田付け温度が低い 熱ストレスが小さな 半田付け方式を選ぶ

(境

界)

安全領域

危険領域

(薄い)

プラスチック・パッケージ厚さ

図3−45 クラック要因の影響モデル図

(小)

(大) デバイスのアイランドサイズ

（4）吸湿・乾燥

（a）25℃，65%の吸湿特性

図3−46はQFPで厚さの異なるエポキシ樹脂の雰囲気温度（25℃），相対湿度（65%RH）放 置の吸湿特性を示しています。縦軸の吸湿率は，吸湿した水分量を放置開始時の樹脂重量で割 った値を%表示したもので横軸の時間は吸湿時間を示しています。この図からも分かるように 樹脂の厚みにより吸湿率が異なり，特に薄いパッケージは早く吸湿します。 なお，化合物デバイス事業部ではアルミ製ドライバック開封後の保管推奨条件を 25 ℃， 65%RHに設定しています。

図3−46 25℃，65%RHの吸湿特性

使用恒温恒湿槽:  ㈱田葉井製作所 プラチナス ルシファー PL-1E 樹脂厚 1.5 mm 2.0 mm

吸湿率 (wt%)

0.3

2.7 mm

0.2

3.7 mm 0.1

0

10

50 100 吸湿時間 (H)

500 1000

テクニカル・ノート PQ10478JJ02V0TN

117

第3章

故障モードとメカニズム

（b）30℃，70%RH吸湿特性

図3−47に30℃，70%RHの吸湿特性シミュレーション（計算値）結果を示します。化合物デ バイス事業部では，要吸湿管理品の加湿処理試験基準を30℃，70%RHとしております。 なお，この条件は（社）電子情報技術産業協会（JEITA）の基準に準拠しています（30℃， 70%RH：要吸湿管理品）。

図3−47 30℃，70%RHの吸湿特性（計算値）

0.4

吸湿率 (wt%)

0.3

樹脂厚 1.05 mm 1.55 mm 2.05 mm 2.70 mm

0.2

0.1

0 48

96

144

時間 (H)

118

テクニカル・ノート PQ10478JJ02V0TN

192

第3章

故障モードとメカニズム

（c）30℃，85%RH吸湿特性

図3−48に30℃，85%RHの吸湿特性シミュレーション（計算値）結果を示します。化合物デ バイス事業部では，吸湿管理不要品の加湿処理試験条件を30℃，85%RH飽和吸湿相当に設定 しています。この条件はJEITAの基準（30℃，85%RH：吸湿管理不要品）に準拠しています。 なお，30℃，85%RHの吸湿では試験に長時間かかるため，85℃，85%RHで30℃，85%RH 飽和相当の吸湿を行い，試験時間の短縮を図っております。

図3−48 30℃，85%RHの吸湿特性（計算値）

0.5 1.05 mm 1.55 mm 2.05 mm 2.70 mm

吸湿率 (wt%)

0.4

0.3

0.2

0.1

0 1

10

100

1000

10000

時間 (H)

テクニカル・ノート PQ10478JJ02V0TN

119

第3章

故障モードとメカニズム

（d）乾燥の温度特性

図3−49は，125℃ベークの10時間，20時間に相当する吸湿量を，温度を下げてベークする とどのくらいの時間になるかをグラフ化したものであり，お客様で温度を下げてベークする必 要がある場合の参考となるものです。この図から分かるように90℃でベークにすると，125℃ ベークの約7倍，70℃でベークにすると，125℃ベークの約15倍の時間を必要とします。 なお，70℃のベークは吸湿率が0.1 wt%以下になると周囲の環境により，それ以下の乾燥が 困難となる場合がありますのでご注意ください。また，長時間のベークは，リードが酸化する 場合がありますのでご注意ください。

図3−49 乾燥特性

（サンプル: 樹脂厚3.7 mm）

1000

ベーク時間 (H)

200 100 90 80 70 60 50

40 30

125ºC 20 Hベーク

20 10 125ºC 10 Hベーク

0

70

100

125

ベーク温度 (ºC)

参考文献

（1）EIAJ-ED-4701-2 半導体デバイスの環境および耐久性試験方法 （2）半導体デバイス実装マニュアル

120

テクニカル・ノート PQ10478JJ02V0TN

第3章

3. 3. 5

故障モードとメカニズム

パワートランジスタの二次降伏

パワートランジスタのスイッチング動作時に定格電圧，定格電流および許容損失内であっても瞬時的 にC−E間が短絡し回復しない故障が起きる場合があり，この現象を二次降伏による破壊といいます。 図3−50に安全動作領域（SOA）を示します。

図3−50 安全動作領域（SOA）

順SOA

逆SOA

IC (pulse) IC (DC) Dissipation Limited

IC

VCEO (SUS)

S/b Limited IC

VCEX (SUS) VCEO (SUS) VCE

VCE

IC (DC), IC (pulse) VCEO (SUS) Dissipation limit S/b limit

: エミッタボンディング線などの構造により制限される。 : 素子の耐圧により制限される。 : 接合温度により制限される。 : 二次降伏により制限される。

二次降伏には，活性領域（ベースが順バイアス）で使用されているときに見られる順バイアス二次降 伏（forward secondary breakdown）とトランジスタがターンオフするときに見られる逆バイアス二次降 伏（reverse secondary breakdown）があります。 この破壊耐量値はデータ・ブック上，順SOA（safe operating area）カーブおよび逆SOAカーブにて 保証されています。

図3−51 スイッチング動作時の安全動作領域

順バイアス安全動作領域 PW = 10 μ s

IC T.U.T. IC

VCE IS

ターンオン時 の動作軌跡

B

逆バイアス安全動作領域 ターンオフ時の動作軌跡 0

VCE

A VCEO (SUS) VCEX (SUS)

テクニカル・ノート PQ10478JJ02V0TN

121

第3章

故障モードとメカニズム

一般にトランジスタを誘導負荷にてスイッチング動作させた場合には図3−51に示したようにしゃ断 領域［A］と飽和領域［B］の間をターンオン時には［A］→［B］，またターンオフ時には［B］→［A］ におのおのの動作軌跡を描いて能動領域を移動します。 ここで安全動作しているか否かはターンオン時，ターンオフ時の動作軌跡がそれぞれ順バイアス安全 動作領域，逆バイアス安全動作領域で規定された領域内であることを確認し適当にディレーティングを 行うことにより判断が可能です。

［順バイアス二次降伏時の故障現象］ ベース電流はベース電極よりエミッタ方向へ流れ込みます。このときエミッタ周辺部に電流集中が生 じるフリンギング効果が起きます。 電流集中が発生すると局部的温度上昇が始まり当該箇所は正帰還作用により，抵抗が低下しさらに電 流が流れ込みシリコン自体の溶融が起きホットスポット破壊となります。 なお，このような電流集中を改善するためエミッタストライプにバラスト抵抗を付加した構造を持つ デバイスがあります。

［逆バイアス降伏時の故障現象］ トランジスタをL負荷で高速動作させるときに逆バイアス二次降伏が起きます。 ターンオフ時にベース電流はベース電極にひかれますがエミッタベース接合はエミッタ中央部分で 順バイアス状態で残されるため中央部分にのみ電流流路が残されるピンチイン効果が発生します。 この残された流路に集中した電流により破壊にいたります。

以上簡単に二次降伏現象について述べました。順バイアス二次降伏耐量は接合温度を上げると低下す るのに対して逆バイアス二次降伏は逆に向上します。このことは逆バイアス二次降伏現象は熱的不安定 さによって発生するのではなく，電気的不安定（すなわち不均一さ）により発生することを示していま す（図3−52参照）。

図3−52 二次降伏時の故障現象

VBE

VCE

VBE

N

N

+ – – +

+ – – +

P

122

VCE

P

N

N

エミッタの周辺部に電流集中

エミッタの中央部に電流集中

(a) フリンギング効果

(b) ピンチイン効果

（順バイアス）

（逆バイアス）

テクニカル・ノート PQ10478JJ02V0TN

第3章

3. 3. 6

故障モードとメカニズム

トランジスタのE-B接合ブレークダウンによるhFE, ノイズ 劣化

トランジスタのE-B間に，BVEBO以上逆電圧を印加し，ブレークダウンを起こさせると，リーク電流， hFE, NF（雑音指数）等が劣化することがあります。 hFE劣化の原因は，ブレークダウンによって，シリコン表面および表面近傍に，新たに発生したトラ

ップセンターによる影響と考えられています。すなわちトランジスタのベース電流の一成分である表面 再結合電流の増加，特に表面近傍のE-B接合空乏層中のR-Gセンター生成による再結合電流の増加によ り，（コレクタ電流を一定としたとき，hFE = IC / IB において） IBが増加し，hFEが劣化するためです。 また，ブレークダウンによって酸化膜とシリコン境界面，または酸化膜中に存在すると思われる電化の 移動によって表面電位が変化することも原因の1つになりますが，これはあまり支配的ではないという 報告がなされています。 したがって，トランジスタの製造上，hFE劣化を起こしにくい構造にするには，不純物拡散時に生じ る結晶の乱れを少なくし，ベース表面濃度を下げることにより，ある程度防ぐことができます（ただし， 濃度をあまり下げすぎるとチャネル発生の原因となります）。 ノイズ（音指数）劣化の一原因は，hFE劣化に起因するもので，ブレークダウンの結果，表面再結合 電流の増加により，低電流領域でのhFEが著しく劣化し，hFEリニアリティが悪化するための現象と考え られます。これは，入力換算雑音成分のうち，電流雑音源：In（ショット雑音）のみが変化し，電圧雑 音源：en（熱雑音）が変化していないことからも明らかです。 これらの原因による，ノイズ劣化がブレークダウン電流値および時間によってどの程度変動するか， および劣化したものが高温保管，電力試験エージングにより回復する割合を，以下のデータで示します。



バイポーラトランジスタのE-B端子間に，耐圧（BVEBO）以上の逆電圧を印加し，ブレークダウ ン（なだれ降伏）を起こさせると，hFE劣化することがあります。

（劣化品の特性概要） hFE劣化品は，図3−53に示すとおり低電流側でhFEの著しい低下が見られます。端子間（耐圧）

波形に関しては，図3−54に示すとおりE-B間，C-B間の波形は正常になりますが，C-E間では異常 が見られます。

テクニカル・ノート PQ10478JJ02V0TN

123

第3章

故障モードとメカニズム

図3−53 hFE劣化品のhFE-ICリニアリティ波形（2SC5185）

1000 Ref hFE劣化品

100

hFE

10

1

0.1

0.01 0.00

0.01

0.10

1.00

10.00

IC (mA)

図3−54 hFE劣化品の端子間（耐圧）波

C-B間（正常）

E-B間（正常）

C-E間（異常）

hFEの劣化の原因は，なだれ降伏によって，シリコン表面および表面近傍に新たに発生した電子トラ

ップ（寄生エネルギー準位）による影響と考えられています。すなわち，トランジスタのベース電流の 一成分である表面再結合電流（Surface Recombination-Generation Current）の増加，特に表面近傍の E-B接合空乏層中のR-Gセンター生成による，再結合電流の増加により，（コレクタ電流を一定とした

時，hFE = IC / IB において）IBが増加しhFEが劣化するためです。また，なだれ降伏によって酸化膜とシリ コン境界面，または酸化膜中に存在すると思われる電荷の移動によって表面電位が変化することも原因 の1つになりますが，これはあまり支配的ではないという報告がされております。いずれにせよhFEの劣 化の原因は，E-B領域の表面近傍での，電子トラップ密度の増加に起因することに変わりありません。 したがって，トランジスタの構造上，hFE劣化を起こしにくい構造にするには，不純物注入時，拡散時 に結晶の乱れを少なくし，ベース濃度を下げることにより，ある程度防ぐことができます。 これらの原因による，hFE劣化のブレークダウン電流値，および印加時間依存性，またhFE劣化の高温 124

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

保管による回復傾向等について，当事業部高周波トランジスタ2SC5185, 2SC5509, 2SC5671での再現 注

実験の結果を示します 。

注 品種によりデバイス構造が若干異なっているため，他の品種の劣化傾向はここに示すデータと異

なる場合があります。 また，ここに示すデータは任意にサンプリングした製品のものであり，ばらつきの範囲は考慮し ておりません。

E-B接合ブレークダウンによるhFE劣化

（評価製品概要） 2SC5185（HFT2プロセスSi Bip.Tr） 2SC5509（UHS0プロセスSi Bip.Tr） 2SC5761（UHS2プロセスSiGe HBT）

E-Bブレークダウンの電流値，および時間により，どの程度hFEが劣化するかを図3−55∼3−57に示

します。評価に使用した製品は，上記3製品でSiバイポーラトランジスタ2品種と，SiGeヘテロバイポー ラトランジスタ1品種を代表に再現実験を実施しています。 なお，図中のブレークダウン時間は累積時間を示し，hFE 1∼hFE 6はそれぞれの製品において下記の測 定条件にて測定を行っています。

表3−6

hFE測定条件（2SC5185, 2SC5509, 2SC5671共通） 条件 hFE 1

VCE = 2 V, IC = 1 μ A

hFE 2

VCE = 2 V, IC = 10 μ A

hFE 3

VCE = 2 V, IC = 100 μ A

hFE 4

VCE = 2 V, IC = 1 mA

hFE 5

VCE = 2 V, IC = 5 mA

hFE 6

VCE = 2 V, IC = 10 mA

①ブレークダウン時間によるhFE劣化

ブレークダウン電流を100 μ A, 1 mAとし，ブレークダウン時間によるhFEの劣化傾向を示し たグラフが図3−55∼3−57です。hFEの劣化はブレークダウン時間が60秒∼120秒程度までが 顕著であり，それ以上では劣化は緩やかであり飽和傾向があります。また，ブレークダウン電 流が大きいほど，そしてICが低電流側であるほどhFE劣化が顕著に現れます。

テクニカル・ノート PQ10478JJ02V0TN

125

第3章

故障モードとメカニズム

図3−55 ブレークダウン時間によるhFE劣化（2SC5185）

(a) ブレークダウン電流 (IEB) = 100 μ A 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

(b) ブレークダウン電流 (IEB) = 1 mA 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

(c) ブレークダウン電流 (IEB) = 10 mA 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

126

テクニカル・ノート PQ10478JJ02V0TN

hFE 1(IC = 1 μ A) hFE 2(IC = 10 μ A) hFE 3(IC = 100 μ A) hFE 4(IC = 1 mA) hFE 5(IC = 5 mA) hFE 6(IC = 10 mA)

第3章

故障モードとメカニズム

図3−56 ブレークダウン時間によるhFE劣化（2SC5509）

(a) ブレークダウン電流 (IEB) = 100 μ A 120

hFE保持率 (%)

100

hFE 1(IC = 1 μ A) hFE 2(IC = 10 μ A) hFE 3(IC = 100 μ A) hFE 4(IC = 1 mA) hFE 5(IC = 5 mA) hFE 6(IC = 10 mA)

80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

(b) ブレークダウン電流 (IEB) = 1 mA 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

(c) ブレークダウン電流 (IEB) = 10 mA 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

テクニカル・ノート PQ10478JJ02V0TN

127

第3章

故障モードとメカニズム

図3−57 ブレークダウン時間によるhFE劣化（2SC5761）

(a) ブレークダウン電流 (IEB) = 100 μ A 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

(b) ブレークダウン電流 (IEB) = 1 mA 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

(c) ブレークダウン電流 (IEB) = 10 mA 120

hFE保持率 (%)

100 80 60 40 20 0

0

30

60

120

300

600

E-Bブレークダウン時間 (s)

128

テクニカル・ノート PQ10478JJ02V0TN

hFE 1(IC = 1 μ A) hFE 2(IC = 10 μ A) hFE 3(IC = 100 μ A) hFE 4(IC = 1 mA) hFE 5(IC = 5 mA) hFE 6(IC = 10 mA)

第3章

故障モードとメカニズム

②ブレークダウン電流値，hFE測定点の違いによるhFE劣化傾向

図3−58はブレークダウン電流の大きさと，hFEの低下率の傾向を示したものです（ブレーク ダウン時間60秒）。品名によってブレークダウン電流毎の低下率は若干異なっておりますが， いずれもブレークダウン電流の増加に伴いhFEの低下率も大きくなっていく傾向にあります。 ブレークダウン電流が10 μ A程度からhFEの低下傾向が現れ始めます。またこのグラフはhFE低 下傾向の，hFEの測定点依存性も表していますが，いずれの製品も低電流領域ほどhFEの低下が 顕著であることを示しています。

テクニカル・ノート PQ10478JJ02V0TN

129

第3章

故障モードとメカニズム

図3−58 hFE低下（保持）率のブレークダウン電流依存性

(a) 2SC5185

hFE 3(IC = 100 μ A) hFE 4(IC = 1 mA) hFE 5(IC = 5 mA) hFE 6(IC = 10 mA)

120

hFE保持率 (%)

100 80 60 40 20 0

初期

10 μ A

100 μ A

1 mA

10 mA

ブレークダウン電流値

(b) 2SC5509 120

hFE保持率 (%)

100 80 60 40 20 0

初期

10 μ A

100 μ A

1 mA

10 mA

ブレークダウン電流値

(c) 2SC5761 120

hFE保持率 (%)

100 80 60 40 20 0

初期

10 μ A

100 μ A

1 mA

10 mA

ブレークダウン電流値

130

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

以上の実験より，Siバイポーラトランジスタにおいてはエミッタ-ベース間にブレークダウン 電流が流れ込むことによりhFEの劣化が発生し，低下傾向はブレークダウン電流の大きさが大 きいほど顕著であり，また，コレクタ電流が小さい領域ほど顕著であることが分かります。

③高温保管によるhFE劣化の回復

図3−59は，hFE劣化させたトランジスタを高温保管し，どの程度hFEが劣化するか，初期値 （ブレークダウンを起こす前の値）を100%として示したものです。

テクニカル・ノート PQ10478JJ02V0TN

131

第3章

故障モードとメカニズム

図3−59 高温保管によるhFE回復推移（ブレークダウン電流 = 100 μ A）

(a) 2SC5185

hFE 3(IC = 100 μ A) hFE 2(IC = 10 μ A) hFE 1(IC = 1 μ A)

110 100 90

hFE回復率 (%)

80 70 60 50 40 30 20 10 0

HT前

1h

4h

10h

24h

HT (高温保管)時間

(b) 2SC5509 110 100 90

hFE回復率 (%)

80 70 60 50 40 30 20 10 0

HT前

1h

4h

10h

24h

HT (高温保管)時間

(c) 2SC5761 110 100 90

hFE回復率 (%)

80 70 60 50 40 30 20 10 0

HT前

1h

4h

10h

24h

HT (高温保管)時間

132

テクニカル・ノート PQ10478JJ02V0TN

第3章

故障モードとメカニズム

以上①∼③の結果より，以下の結論を得ます。 （1）hFE劣化は，ブレークダウンした瞬時に最も著しく，その後は時間をかけてもあまり劣化しない。 （2）hFE劣化は，ブレークダウン時間より，ブレークダウン電流依存性の方が大きい。 （3）hFE劣化は，低（小）電流領域で著しい。 （4）hFE劣化は，高温保管することにより若干回復するので，永久劣化ではない。しかし，初期値ま で回復するものはほとんどない。

3. 3. 7

レーザダイオードの光学損傷（COD破壊）

主に可視レーザダイオードの場合，光出力を増していくと，図3−60に見られるように，突然光出力 が低下し，レーザダイオード端面の活性層領域が破壊し，非可逆的な破壊が生じることがあります。こ の現象は光学損傷（Catastrophic Optical Damage(COD)）といわれ，CW動作時の反射端面上での光出 6

2

力密度が，約1×10 (W/cm )に達すると発生します。

図3−60 COD破壊発生時のI-L静特性

図3−61 反射端面の吸収領域

Pout

光出力 吸収領域 （反射端面近傍）

IF

COD破壊の原因は，AltGa1-tAs活性層の反射端面近傍領域が，レーザ光に対する吸収領域になってい GaAsやAlGaAsの結晶表面には表面準位が多く，これによる非再結合が発生します。 ることにあります。

反射端面近傍の活性層に注入されたキャリアは，多数の再結合発光によって失われることから，この 部分の注入キャリア密度は，ストライプ中央部に比較して少なくなります。その結果，レーザ光の利得 若しくは吸収率の観点から，活性層内の光波のエネルギー密度を考えると，反射端面は吸収領域になり ます。さらに光出力密度が増加すると，吸収領域では光出力エネルギーをより多く吸収し，反射端面， すなわち吸収領域での局所的発熱が大きくなることで温度が上昇し，バンド・ギャップが縮小します。 その結果，反射端面の光出力吸収率がさらに大きくなり，吸収，発熱に拍車がかかります。かくしてレ ーザダイオードの動作中に，このような悪循環を繰り返し，ついには反射端面近傍の温度は融点にまで 達し，溶融破壊してしまいます。 一例として，COD破壊を起こした可視レーザダイオードについて，適当な電流条件のもとでLED発光 テクニカル・ノート PQ10478JJ02V0TN

133

第3章

故障モードとメカニズム

させ，前方端面の赤外線像を撮った様子を図3−62に示します。多くの場合，活性層の発光パターン （NFP）は双峰となります。

図3−62 COD破壊品（可視レーザダイオード）IR像（NFP）

発光パターン（NFP）

←光出力の強度分布

134

テクニカル・ノート PQ10478JJ02V0TN

第4章 4. 1

故障解析

…

136

故障解析について … 136

4. 1. 1

故障解析手順 … 136

4. 1. 2

故障解析のためのCADデータ活用 …

4. 2

139

主な解析手法 … 142

4. 2. 1

超音波探査映像装置（SAT） … 142

4. 2. 2

SEM（Scanning Electron Microscopy）, EPMA（Electron Probe Micro Analysis）解析

…

144

4. 2. 3

EBテスタ解析 … 147

4. 2. 4

フォトエミッション顕微鏡解析 … 151

4. 2. 5

OBIRCH法 … 153

（Optical Beam Induced Resistance CHange method）

…

4. 2. 6

Iddq異常現象を用いた故障診断技術

4. 2. 7

SIMS（Secondary Ion Mass Spectrometry）

4. 2. 8

AES（Auger Electron Spectroscopy）

4. 2. 9

FT-IR（Fourier Transform Infrared Spectroscopy）

4. 2. 10 4. 3

… 157 …

…

160

162 …

164

TEM（透過型電子顕微鏡： Transmission Electron Microscope）

…

168

解析のための加工技術 … 171

4. 3. 1 概

要

…

171

4. 3. 2

FIB（Focused Ion Beam） …

4. 3. 3

昇華型加工レーザ … 175

4. 3. 4

RIE（Reactive Ion Etching） …

4. 4

153

171 178

故障解析装置一覧 … 180

4. 4. 1

外形観察，動作解析装置 … 180

4. 4. 2

分析装置 …

181

テクニカル・ノート PQ10478JJ02V0TN

135

第4章

故障解析

4. 1 故障解析について 4. 1. 1

故障解析手順

故障解析で重要なことは「電気回路や不具合内容を保持したままどこまで故障箇所を絞り込めるか」 です。今日解析装置は非接触，非破壊によりデバイスの動作状態を解析できます。デバイスの動作状態 を視覚的に解析するツールとしてEBICやOBICが挙げられます。（1）エミッション顕微鏡を用いた場合 には，デバイスに電流を印加することにより，また（2）EBICやOBICを用いた場合にはデバイスに電子 線またはレーザを当てることにより接合面における電子の再結合／励起状態を視覚的に確認すること ができます。一方デバイスは微細化，多層配線構造化，大規模化，高速化，複合化へと進化しており， それらは故障解析を困難にする要因です。電気回路や不具合内容を破壊せず故障箇所を絞り込むために， 解析のための加工技術の開発が必要となってきています。その手法としてレーザ，FIBなどの装置によ る加工技術を確立しています。 また，一部のロジック系ICにおいてはソフトウエアを用いた故障診断技術も開発されてきており，物 理的な解析を実施しなくても故障箇所を絞り込めるようになってきています。代表的な手法の1つに出 力端子から出力する論理に異常があったとき，そのデータを基にICの内部へ逆論理展開をして絞り込ん でいく方式があります。また，Iddq異常（静止状態での電源電流異常）現象とCADデータを用いて，電 流異常が発生している箇所を抽出する方式が開発されています。 故障解析の一般的な手順を図4−1に示します。重要なことは「ステップごとの因果関係を明確にしな がら順次ステップを踏んでいくこと」です。そして，最終的に検出された結果で不具合現象が説明でき てはじめて故障解析が完了します。

136

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

図4−1 故障解析手順

外観の確認 チップ表面内部観察 故障状況の把握 故障部位の同定 特性測定 物理化学的解析/構造解析 X線観察 故障メカニズム・原因の 確認/検証/対策案の立案

開封

（1）故障状況の把握 故障が発生したときそのサンプルとともに故障の発生状況の把握に努めます。特に発生した環境 が重要です（温度，湿度，動作電圧，故障発生時の実装状況など）。これらの情報はサンプルを解 析するうえで大変重要な故障判断材料となります。

（2）外形観察 入手したサンプルの外形をチェックします。内容はクラック，焼損跡，外部ピンの変形などです。

（3）電気動作解析 主にテスタ等によりデバイスの動作状態をチェックします（テストは出荷時のプログラムおよび 評価プログラムを用いて実施します）。内容は高周波特性，DC特性，温度特性，リニアリティな どです。

（4）ストレス試験 故障が確認されないときは故障発生状況の情報を参照しながらストレスをかけて再度故障の有 無をチェックします。

（5）非破壊解析 電気的動作解析に注目したデバイスのチェックを行います。特にDC不良は内部素子のほかにケ ースの不具合に起因していることがあり，顕微鏡を用いて外形チェック（ピン間ショート，ピン間 クラックなど）を行います。またＸ線を用いて内部透視によりワイヤの形状チェックを，超音波探 傷装置を用いてケースと内部素子間の密着性のチェックやケースのマイクロクラックのチェック テクニカル・ノート PQ10478JJ02V0TN

137

第4章

故障解析

を行います。

（6）半破壊解析 ケースを開封して内部素子の表面を露出させます。セラミックケース，金属ケースは機械的手法 によりフタを開封します。プラスチックケースは化学薬品を用いてプラスチックをエッチングして 内部素子表面を露出させます。内部素子の表面は主に光学顕微鏡でチェックします。外観チェック により検出された異常箇所は電気的特性との対応をとります。必要にあわせてフォトエミッション 顕微鏡等のツールを用いて解析を行います。

（7）破壊解析 異常箇所はパッシベーション，配線，層間膜を順次エッチングしながら形状をチェックします。 また，断面解析（FIBによる断面出し）を行ったり，元素分析を行うこともあります。拡散系に起 因した不具合箇所の解析は必要に応じて内部素子単体の特性（Tr特性，リーク抵抗など）をチェッ クします。メカニカルプローバーは，有効な一手段です。その他に化合物デバイス事業部ではレー ザ，FIB, RIEなど破壊解析技術を用いております。たとえば多層配線構造においては電気回路の下 層パターンを露出するために上層配線に開孔部を設けます。また目的とした機能に注目するために 任意の配線間のつなぎ替えを行います。

138

テクニカル・ノート PQ10478JJ02V0TN

第4章

4. 1. 2

故障解析

故障解析のためのCADデータ活用

デバイスの大規模化，多層化，平坦化が加速される環境において設計の効率化が叫ばれていますが， 故障解析に対しても解析期間の短縮のため，またCSの観点から「原因の追究を短時間で的確に」という 要求が益々強くなっています。そこで複雑なデバイスの振る舞いをさまざまな局面から効率よくとらえ るためにいろいろな解析装置が用意されていますが，より解析の短TAT化のために設計CADデータも積 極的に活用することが重要となってきています。 一概に設計データといってもいろいろなデータを含んでいるため，適宜解析に必要なデータを選択し 用いることが重要です。それら必要な情報も設計CADシステムから得られるものや既存のデータから新 たに作成した方が非常に効率がよい場合があるため，ある程度設計CADシステムを使いこなせることが 望ましくなります。ここでは，一般的にCADナビゲーションシステムと呼ばれ，電子ビームテスタやFIB 等で観測したいポイントを効率的に指示するための回路図上の名称とレイアウト上での場所の対応付 けをとるシステムについて以下に紹介します。また，図4−2にCADナビゲーションの概要を示します。

図4−2 CADナビゲーションの概要

レイアウト 表示

SEM像 ポジションロック

スケマティック リンク

回路図 表示

ネットリスト リンク

ネットリスト 表示

CADナビゲーションと呼ばれるものはレイアウト表示と物理的な座標とのポジションロックの機能 を持ったものです。レイアウト表示の方法は表示のみ，ネットリスト表示とレイアウト表示をリンクさ せたもの，回路図表示（スケマティック表示）とレイアウト表示をリンクさせたものの3つに大別でき ます。

テクニカル・ノート PQ10478JJ02V0TN

139

第4章

故障解析

（1）レイアウト表示とポジションロック CADナビゲーションの有する基本的機構は，レイアウト表示と電子ビームテスタ，FIB等観測装 置のステージのポジションロックを行う機構です。レイアウト上の配線等図形データはマウスクリ ック等で選択してハイライトさせることによりその識別，視認性をよくしており，配線追跡では非 常に効果的です。ポジションロックの方法は各装置および装置メーカにより異なり，レイアウト表 示とSEM像等を独立のウインドウで表示させた上でポジションロックするものと，レイアウト表示 をSEM像等の上にオーバレイ表示するものとがあります。 概して像の濃淡等が大きな意味を持つものに対しては独立のウインドウ表示が，また正確な位置 を要求するものに対してはオーバレイ表示が適しているといえます。レイアウト表示に必要なファ イルはチップのレイアウトデータのみです。業界標準のGDSⅡフォーマットであればサポートされ ているため，何層が何のデータかを定義するだけで処理が行え簡便な手法です。

（2）ネットリスト表示とレイアウト表示をリンクさせたうえでのポジションロック （1）のレイアウト表示に対しネットリストとのリンクによりレイアウトと回路図名称との対応 付けを行う機構です。レイアウト上の図形データをマウスクリック等で選択してハイライトさせる と，それに対応するネットリストの回路図名称がハイライトされます。このリンクによるハイライ ト機能は双方向であるため，ネットリスト上からレイアウトをハイライトさせることも可能です。 この方法による解析者の回路上の認識度はレイアウト表示のみを用いた場合に比較し格段に向上 します。ネットリストリンクを行うためにはレイアウトデータのほかにネットリストデータが必要 ですが，そのネットリストデータフォーマットは一般的にEDIFフォーマットまたはSPICEフォーマ ットです。さらにレイアウト表示の場合とは異なり，層の定義だけでなく素子やブロックを認識さ せるための細かい定義が必要となります。

（3）回路図表示（スケマティック表示）とレイアウト表示をリンクさせたうえでのポジションロック （1）のレイアウト表示に対し回路図とのリンクによりレイアウトと回路図名称との対応付けを 行う機構です。レイアウト上の図形データをマウスクリック等で選択してハイライトさせると，そ れに対応する回路図の部分がハイライトされます。もちろんこのリンクによるハイライト機能はネ ットリストリンクと同様双方向であるため，回路図上からレイアウトをハイライトさせることも可 能です。この方法はネットリストフォーマットを知らなくても回路図として視覚に訴えるものであ り，解析者の回路図上の認識度は最もよいものです。 スケマティックリンクを行うためにはレイアウトデータのほかにスケマティックデータが必要 になりますが，そのデータフォーマットは一般的にEDIFフォーマットもしくはSPICEフォーマット です。またネットリストリンクと同様に層の定義だけでなく素子やブロックを認識させるための細 かい定義が必要となり，さらに回路図とレイアウトのより高い整合性が必要となります。

以上CADナビゲーションにもいくつかの方法がありますが，解析者の回路図上の認識度から見る とスケマティックリンクが最適です。しかし，そのための前処理も複雑となります。反面レイアウ 140

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

ト表示のみの場合は回路図的な認識度は最も低くなりますが，前処理そのものは非常に簡単です。 したがって各々の用途にどの方法を用いるかを的確に選択することが重要です。一般的に回路的な 原因を調査する場合には物理的な位置関係と回路との対応をとるスケマティックリンクもしくは ネットリストリンクが効率的であり，FIBの下層配線加工や断面観測等物理的な位置関係のみを正 確に要求するものであればレイアウト表示とポジションロックの機能で十分と思われます。写真4 −1に電子ビームテスタ上でレイアウト - ネットリストリンクを行っている例を示します。左上が ネットリスト表示，左下がSEM像，右下がレイアウト表示です。また右上は波形データです。

写真4−1 電子ビームテスタのCADナビゲーション

テクニカル・ノート PQ10478JJ02V0TN

141

第4章

故障解析

4. 2 主な解析手法 4. 2. 1 ［目

超音波探査映像装置（SAT）

的］

試料内部の情報（クラック，空隙などの有無とロケーション）を超音波の反射波を用い非破壊で観察 します。

［原

理］

装置の構成図を図4−3に示すとともに，映像化の原理を説明します。 発信器，音響レンズを備えた超音波センサに繰り返しパルス電圧を印加します。超音波センサからは， 音響レンズによって収束された超音波が発せられ，試料表面や内部欠陥で反射したあと，再びセンサ に戻ります。したがって，圧電素子はこれらの反射音を電圧として受信器に出力します。受信器では， 原データであるこの信号が微弱であるため増幅したあとに検出器に出力します。検出器では，映像化 したい部分，たとえば接着界面からの反射音を処理するための検出回路（ゲート回路）を経てそのピ ーク値をDC電圧として出力します。 一方，超音波センサはスキャナに取り付けられており，制御装置によって水平面または鉛直面におけ る方形操作が可能となっています。前述したDC電圧のAD変換は，走査中，指定した測定ピッチで実 行され，その変換値を演算処理したあと，ディスプレイの各XY位置に対応するアドレスに格納すると， 接着界面状態等の探査映像がリアルタイム表示されます。

［具体例］ ・シリコンチップと封止樹脂との密着性評価（写真4−2, 4−3参照） ・リードフレームと封止樹脂との密着性評価 ・ダイボンディングの評価 ・封止樹脂内のボイド観察 ・パッケージ・クラックの観察 ・チップクラックの観察

142

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

図4−3 装置構成図

θ2

X Y

Z

発振器

φ 試料 受信器

θ1 スキャナ 検出器

駆動装置

制御装置 オシロスコープ 画像処理装置

プリンタ

写真4−2 異常なし

ディスプレイ

写真4−3 チップコーナ部剥離

テクニカル・ノート PQ10478JJ02V0TN

143

第4章

4. 2. 2

［目

故障解析

SEM（Scanning Electron Microscopy）, EPMA（Electron Probe Micro Analysis）解析

的］

個体表面の形状（凹凸等）観察および個体表面の組成分析を目的とします。

［何ができるか］ SEMは焦点深度が深く容易に立体的形状を高倍率で観察できるため，光学顕微鏡では判別できない欠 陥，微細な構造，微小異物の観察等を行うことができます。EPMAは個体表面の組成（特定位置に存 在する元素の定性，定量分析および特定元素の分布）を知ることができます。

［原

理］

電子銃から出た電子ビームを，いくつかの電子レンズに通して細く絞り，試料に照射します。電子ビ ームの大きさは測定する対象によって，数十Åから数十μ mまでの適当な大きさに調整します。照射さ れた試料表面から図4−4に示すように二次電子，背面散乱電子，特性X線等が出てきます。SEMの二 次電子像は，電子線で試料表面を走査するのに同期させて，モニタ上に二次電子の強度を輝度変換し て表示したものです。二次電子の輝度は，表面の凹凸，組成，表面電位等によって変化しますので， その変化を二次電子像で観察することができます。

図4−4 試料表面から発生する電子およびX線

可視光線 入射電子

X線

二次電子

反射電子

吸収電子 透過電子

試料 ファラデー ゲージ

EMPAの基本構成は図4−5に示すようにSEMにX線の検出器を取り付けたものです。試料表面から出 てきた特性X線は構成元素に特有のエネルギー値を有していますから，このエネルギーを測定すれば， 144

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

表面に存在する元素の種類を知ることができます。SEMの二次電子像と同じように電子線で試料表面 を走査するのに同期させて，モニタ上に，検出された特定元素の特性X線を1個1個の点として表示す れば，特定元素の分布が点の集合（マッピング）として表示されます。また，濃度のあらかじめ分か った標準試料とX線強度を比較することで存在する元素の濃度を知ることができます。

図4−5 EMPA (XMA) の基本構成

電子銃

フィラメント ウエネルト 陽極

高圧発生回路 陰極線管

集束レンズ 走査コイル 対物レンズ

レンズ励磁 電源回路 ペンレコーダ

分光 結晶

電子走査回路 X線 検出器

試料

光学顕微鏡 X線測定回路

真空排気系

タイプライタ および テープパンチャ

［分析例］ 写真4−4はクリスタルガラスの欠陥部分での各元素の分布の様子をマッピング表示したものであり， 欠陥部にSiおよびAlの多い部分があることが分かります。背面散乱電子を検出して表示すると，二次 電子の場合よりも表面の凸凹をよりくっきりと表示させることができます。

テクニカル・ノート PQ10478JJ02V0TN

145

第4章

故障解析

写真4−4 クリスタルガラス欠損部の走査像（X200）

反射電子による凹凸像

SiKα 線像

FeKα 線像

AlKα 線像

参考文献 1）X線マイクロアナライザ，内山郁

146

他

テクニカル・ノート PQ10478JJ02V0TN

第4章

4. 2. 3 ［目

故障解析

EBテスタ解析

的］

EBテスタはSEM鏡筒内に設置したICをICテスタで駆動させながら，ICの論理情報（電位コントラス ト像，論理動作波形）を非接触で検出する装置です（図4−6参照）。

［何ができるか］ ・電位コントラスト像：配線の電位に対応したコントラスト像を観察できます（黒：高電位，白：低 電位）（写真4−5参照）。 ・論理動作波形（電位波形）：任意の内部配線の論理状態を入力パターンに対応して時系列的に観察 できます（図4−8参照）。 以上の基本的特徴を用いて，化合物デバイス事業部ではより簡単に，鮮明に，解析できる方式を開 発しております。1つはCGFI（Continuous Gated Fault Imaging）法と称する高速にS/Nの高い電位 コントラスト像を得る手法で，もう1つはAFI（Activated Fault Imaging）と称する良／不良品の電 位コントラスト像の比較による故障像のみを表示する手法です。 ・CGFI法：一次電子ビームを連続的に照射し，ゲートパルスを用いチャージアップ現象をなくすこと により，時間に対する電位コントラスト像を高速に取得することができます。この電位像は高いコ ントラストを得ることができます。 ・AFI法：電圧マージン等のマージナル不良ICに対して，良品条件と不良品条件を高速で切り替えな がらCGFI法を応用することにより，故障信号が伝播していく配線のみを点滅観察できます（写真4 −6参照）。

［原

理］

電子銃からIC表面に電子を照射するとIC表面から二次電子が発生します。二次電子量は一定ですがエ ネルギー分布が電位により異なるため，その分布を識別することで論理を判定できます。接地電位に おけるエネルギー部に対して，正電位はそのエネルギー分布が左側へ，負電位は右側へシフトします。 ICと二次電子検出器の間にグリッドと称する電位障壁を設けることにより，その障壁を越えるエネル ギーをもつ電子のみが検出器に到達するため，検出された二次電子量を比較することでICの電位を相 対的に比較できます（図4−7参照）。

テクニカル・ノート PQ10478JJ02V0TN

147

第4章

故障解析

図4−6 装置概略図

電子銃 パルス電子 ビーム発生器

コンデンサレンズ パルス電子ビーム 対物レンズ 抽出部

信号処理部

ICテスタ部

DUTボード・ステージ

図4−7 二次電子のエネルギー分布

N (W)

High

Low ICより発生した 二次電子のエネルギー分布

W N (W) High

Low

グリッドを透過した 二次電子

WG 積分型検出器による二次電子量 (Q) WGN (W) dW Q = ∫∞ Q (High) < Q (Low) より相対比較が可能となります。

148

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

図4−8 論理動作波形

IN

5 V/div

P1

20 ns/div

P2

OUT

delay 0 ns

avg. 64

Waveforms at 10 ns/div

IN

P1

P2

OUT

CMOS回路の論理動作波形の変化 IN, OUT : ボンディングパッド部での観察 P1, P2 : パッシベーション膜上からの観察

テクニカル・ノート PQ10478JJ02V0TN

149

第4章

故障解析

写真4−5 電位コントラスト像

良品の電位コントラスト像

不良品の電位コントラスト像

差像

写真4−6 AFI像

参考文献 1）花釜，中村，二川，辻出，野口，加藤，平田，大金「高速電位分布像取得法によるチャージア ッ プ の 影 響 の 低 減 」 EB テ ス テ イ ン グ シ ン ポ ジ ウ ム 第 132 委 員 会 第 125 回 研 究 会 資 料 pp.131-136 2）中村，加藤，小西，平田，大金，諸橋「動的故障像法を用いたLSIテスティング手法の開発」 LSIテステイングシンポジウム第132委員会第128回研究会資料

150

テクニカル・ノート PQ10478JJ02V0TN

pp.83-88

第4章

4. 2. 4 ［目

故障解析

フォトエミッション顕微鏡解析

的］

デバイスに電圧を印加したときに発生する発光現象を検出する装置です。微小な発光を高感度の検出 器とその検出した発光をストアし光学像と重ね合わせてモニタ画面上に出力するプロセッサよりな ります。

［何ができるか］ （1）ホットキャリア発生箇所の検出 （2）絶縁膜の損傷（ショート，リーク）箇所の検出 （3）pn接合部の損傷（ショート，リーク）箇所の検出 （4）pn接合部順バイアス時の少数キャリア再結合による発光の検出 （5）ラッチアップ発生箇所の検出 （6）機能動作状態での発光観察（ICテスタとのリンクによる） （7）裏面からの発光観察 （8）発光の分光分析

［原

理］

接合リークや絶縁膜破壊があるとき，電圧を印加するとその不具合箇所に電界が集中しホットキャリ アが発生します。そして再結合するときに放出される光を検出器により検出します。検出器にはイメ ージインテンシファイア（I.I.）内蔵の超高感度近赤外カメラと高感度・高分解能の冷却CCDカメラを 有しています。前者は，フォトン（光子）1個1個まで検出する高い検出感度に加え，高速な過渡現象 を捉えるゲート機能やリアルタイムで発光の変化を観察できる機能を備えています。後者は，感度波 長域が広く（300∼1100 nm），高分解能なパターン像を得ることができます。これらの検出器によ り検出された微弱光を二次元の発光像として取得し，パターン像と重ね合わせてモニタ画面上に出力 することにより，発光箇所を特定することができます（図4−9, 写真4−7参照）。

テクニカル・ノート PQ10478JJ02V0TN

151

第4章

故障解析

図4−9 エミッション顕微鏡装置概略図（ICテスタとリンクした場合）

暗箱

冷却CCD カメラ

ICテスタ

超高感度 カメラ

顕微鏡

CCD カメラ用 モニタ

接続ケーブル

ビデオプリンタ

高感度 カメラ用 モニタ

制御PC用 モニタ

試料 モニタ

制御 PC

電源ユニット 画像処理装置 カメラコントローラ etc.

テストヘッド

写真4−7 発光観察実施例

C-B間接合順方向発光

152

テクニカル・ノート PQ10478JJ02V0TN

C-B間接合逆方向発光

第4章

4. 2. 5

［目

故障解析

OBIRCH法 （Optical Beam Induced Resistance CHange method）

的］

基本的には，配線系の非破壊故障解析に用いますが，故障の原因によっては基板部に関係している故 障が検出できる場合もあります。

［何ができるか］ 2つの異なる機能があります。この2つの機能はチップ表面からだけでなく，チップ裏面からも可能で す。 （1）電源電流不良品の電流経路の検出 配線にDC的に流れている電流の経路が像として観測できます。 （2）配線系のボイド，Si析出，寄生高抵抗層等の異常の検出 配線の表面に現れているボイドが検出できるだけでなく，配線膜中に埋もれているボイドやSi析 出も検出できます。また，ビア部のボイドも検出できます。さらに，ビア底にできた数nm程度の薄 い高抵抗層の検出も可能です。

［原

理］

レーザビーム照射により加熱し，それに伴う電流の変化を検出することで，上記の2つの機能が実現 できます。 以下で，具体的に説明します。被観測試料に定電圧を印加した状態で，レーザビームを被観察領域に 走査しながら，走査領域の各点に対応したCRT上の各点に，電源電流の変化を輝度の変化として表示 します。この際，電流の増加は明るく，減少は暗く表示します。レーザを配線に照射することにより 配線の温度が上昇し，その結果抵抗が増加します。その結果としての電流減少が観測されることにな ります。このため配線部はその周囲より暗いコントラストが得られます。配線の構成物質であるAlよ り熱伝導の悪い欠陥（ボイドやSi析出）が存在する箇所にレーザが照射された瞬間の温度上昇は，欠 陥が存在しない箇所に照射された瞬間の温度上昇より大きいため，抵抗増加も大きく，したがって電 流減少も大きくなり，欠陥部が暗くなった像が得られます。ビア底部にできた寄生高抵抗層の抵抗値 はしばしば負の温度特性をもちます。そのため，この箇所にレーザが照射されると抵抗が減少し，こ の箇所が明るくなった像が得られます。 OBIRCH法を実現する手段として，通常のOBIC（Optical Beam Induced Current）装置が使えます。 ただし，通常のOBIC信号を得るよりは，高感度であることが必要です。装置構成の例を図4−10に示 します。この例で用いた装置は可視レーザ（波長632.8 nm）を用いた装置と近赤外レーザ（波長1300 nm） を用いた装置の2種類あります。可視レーザの装置の方が高い空間分解能が得られますが，TEG（Test Element Group, 試験専用構造）以外の実デバイスに適用するためには，OBIC電流が電源電流として 流れないような工夫が必要です。そうしないと，OBIC信号がOBIRCH信号を妨害しOBIRCH像は得ら れません。しかし，このような工夫は通常は非常に困難です。波長1300 nmの近赤外レーザを用いる テクニカル・ノート PQ10478JJ02V0TN

153

第4章

故障解析

と，OBIC信号が発生しないため，簡単に実デバイスに適用できます。また，チップ裏面からの観測 も容易に可能になります。チップを薄くしなくても約半分のレーザは配線に到達します。 He-Neレーザ（632.8 nm, 2 mW∼20 mW）を最小径0.43 μ mに絞り，試料上を走査します。走査はデ ィジタル的に縦512×横512ピクセルで行い，各ピクセルでの滞在時間は約2 μ sで1回の走査は約0.5 秒です。良質の像を取得するためには通常10∼20回の積算を行う必要があります。最大倍率（3600 倍，視野領域：35 μ m×35 μ m）でのディジタル走査の1ステップは約0.068 μ mです。電流変化検出 器は3種類あります。最大200 mAまで通電可能で，電流変化の検出感度が400 nA（S/N = 2）のもの， 最大100 mAまで通電可能で，電流変化の検出感度が1 nAのもの，それに20 mA通電可能で検出感度が 100 pAのものです。 赤外レーザを用いた装置は，レーザダイオード（1300 nm, 50 mW）をビーム最小径1.87 μ m（理論 的に全エネルギーの83%が入る範囲，112 μ m□視野時），最大径21.1 μ m（5 mm□視野時）に絞っ て用いています。走査はアナログで，1回の走査は約5秒，S/Nを上げる必要がある場合には最大16回 の積算を行っています。像は512点×512点で取得しています。

図4−10 OBIRCH法実現のための装置構成

レーザ 発生部

レーザ 走査部

信号処理/画像処理/ システム制御部

顕微鏡 部 チップ パッケージ

レーザ光走査 電流変化検出器

試料台

: 光伝送路

電圧供給源

: 電流伝送路 : 信号線

［解析事例］ （1）電源電流不良品の電流経路の検出 図4−11にチップ裏面から電流経路を検出した例を示します。この例では近赤外レーザの装置を 用いています。5 mm×5 mmといった広い視野で電流経路を検出したあと，高倍率に切り替え異常 154

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

箇所の確認をすることができます。この例では配線幅は約1.5 μ m，配線に流れている電流は約1 mA です。5 mm×5 mmの領域を走査する際のビーム径は約20 μ mですが，幅約1.5 μ mの配線に流れ る電流も観察できる点に着目ください。さらに，同じビーム径で幅約0.4 μ mの配線に流れる電流を 観察した例もあります（参考文献3）。

図4−11 電流経路の観察例

（2）配線系のボイド，Si析出，寄生高抵抗層等の異常の検出 図4−12にエレクトロマイグレーションによりできたビア下のボイドを検出した例を示します。 この例では可視レーザの装置を用いています。

テクニカル・ノート PQ10478JJ02V0TN

155

第4章

故障解析

図4−12 ビア下のボイドの検出例

参考文献 ・次の3件には高抵抗層の検出以外の機能の概要が記されています。 1) Nikawa, K., C. Matsumoto and S. Inoue, "Novel method for void detection in Al stripes by means of laser beam heating and detection of changes in electrical resistance," Jpn. J. A. P., vol. 34, Part1, no. 5, pp.2260-2265（1995） 2) 二川

清，井上

彰二, "レーザビーム照射加熱を利用したLSIの故障解析手法"，第25回 日科技連信頼

性・保全性シンポジウム発表報文集 3) 二川

清，井上

pp.119 - 126（1995）

彰二, "近赤外レーザビームを利用したVLSIの新故障解析手法"，第26回 日科技連信

頼性・保全性シンポジウム発表報文集

pp.77-82（1996）

・次の1件には近赤外利用の詳細が記されています。 4) Nikawa, K. and S. Inoue, "New Laser Beam Heating Methods Applicable to Fault Localization and Defect Detection in VLSI Devices," Proc. Int. Rel. Phy. Symp., pp.346-354（1996）

・次の1件には近赤外利用の最新事例，高抵抗層検出や同じ装置を使っているがここには記さなかった原 理での応用も記されています。 5) Nikawa, K. and S. Inoue, "Various Contrasts Identifiable from the Backside of a Chip by 1.3 μm Laser Beam Scanning and Current Change Imaging," Proc. International Symposium for Testing and Failure Analysis, pp.387-392（1996）

156

テクニカル・ノート PQ10478JJ02V0TN

第4章

4. 2. 6 ［目

故障解析

Iddq異常現象を用いた故障診断技術

的］

ICの電源電流を調査することにより，論理動作試験において検出されない故障品の選別や，故障箇所 の特定化に利用することを目的としています。 化合物デバイス事業部ではこの現象を利用したテスティングや故障診断方式を研究・開発し，実用化 してきています。

［何ができるか］ ICのテスティング，加速試験の代用および，故障箇所の特定化に適用できます。各々の詳細を以下に 説明します。

［原

理］

Iddq（Quiescent Vdd Supply Current）異常はIC内部に物理故障が発生していることを知らせるシグナ ルです（図4−13）。テストベクタを入力しながら，各ベクタのIddq値を測定することによりそのシ グナルを捕らえることができます。

図4−13 物理故障の存在による貫通電流発生の様子

IC Vdd テストベクタ GND 物理故障箇所

A

V

Iddq異常

＊テスティング テスティングへの応用は従来の論理動作試験にIddq異常値の識別試験を追加することにより，論理動 作試験のみでは検出できないモードの検出や，論理動作試験によるテスタビリティの不備を補う故障 検出率の向上が可能となりました。この傾向は回路規模の増大とともにますます不可欠のテスト方式 となってきています。 化合物デバイス事業部では早くからIddqテストに注目し，実験を繰り返してきました。そして現在， Iddqテストの適用化に向けて整備を行っています。 図4−14は論理動作不良品とIddq不良品の一般的な傾向を示すグラフです。論理動作不良品はほぼ Iddq試験でも不良として検出されますが，Iddq異常品は必ずしも論理動作不良として検出されません。 テクニカル・ノート PQ10478JJ02V0TN

157

第4章

故障解析

化合物デバイス事業部ではテストベクタ構成の性格や，全テストベクタのトグル率チェックによるテ スタビリティ算出にて，効率的なテスティング方式を確立しています。

図4−14 論理動作不良品とIddq不良品の一般的な傾向を示すグラフ

10%

20%

30%

コンタクト部の   オープン不良

35%

配線ショート不良

25%

配線オープン不良 パターン崩れ

15% 10%

その他

コンタクト部のパターン形成不備 コンタクト上のSi析出 配線ショート崩れ (PR不良) パーティクル付着によるショート 完全なオープン不良 Siによる配線オープン パーティクル付着によるオープン 拡散工程中のパターン崩れ

15%

Tr部のショート (G-S, G-D部等)

＊加速試験への適用 従来スクリーニングにより除去していた初期不良品を，Iddqテストにて除去する実験を行っています。 この適用の根拠は簡易な加速試験（温度，電圧）で不良となる初期不良品は，明らかな故障要因をIC 内部に内蔵しているためであり，Iddqチェックにおいて良品／初期不良品間で有為差が検出されるた めです。

＊故障解析（物理解析への応用） 物理故障の検出方法としての故障解析への適用が進んでいます。 Iddq異常発生箇所は異常なフォトンの発生や，発熱の発生，そして異常電流の発生を伴うため，それ らの現象を観察することにより容易にリーク箇所を特定化できます。フォトン検出の代表的なものに エミッション顕微鏡（4.2.4参照）があり，さらに異常電流発生通路のビジュアル検出法としてOBIRCH 法があり，それらの手法の改善により，より高精度な解析が可能となってきています。したがって， 化合物デバイス事業部の故障解析フローは まず，Iddq異常箇所を検出したあとに詳細な解析に進め るようになっています｡

＊故障解析（CAD対応による故障箇所の絞り込み） レイアウトパターン構成，パッケージ構造，そして多層配線構造への進展は直接IC表面を露出して故 障箇所を検出することを困難にしています。そのため，物理解析によらない故障箇所の検出方式が急 務になってきました。化合物デバイス事業部はIddq異常現象を用いたCAD利用による故障箇所の検出 方式を開発しました。

158

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

方式は設計CADデータとIddq異常発生のテストベクタのデータを用いて，独自のアルゴリズムにより 故障箇所を検出する方式であり，実用化に向けて準備中です（図4−15）。

図4−15 CADデータとIddq異常発生のテストベクタを用いた故障箇所検出方式

FT用のテストベクタ

回路接続情報

Iddq値の測定

LOGICシミュレーション

Iddq

内部回路ノード抽出の ダンプ処理

TV P1

TVごとの各ブロックの 入力論理の抽出

P2

P3

Iddq異常のTV番号の抽出

演算処理

故障ブロックの抽出

参考文献 1）M.Sanada“Evaluation and Detection of CMOS LSI with Abnormal Iddq ”Microelectronics and Reliability Vol.35, No.3, pp.619-629, 1995 2）真田，伊藤，沼尻，鈴木，佐々木「CMOS論理回路のIddq異常品の評価と除去方式」 LSIテステイン グシンポジウム第132委員会第125回研究会資料

pp.7-12, 1993/12

3）M.Sanada, "A CAD-Based Approach to Failure Diagnosis of CMOSLSI’s Using Abnormal Iddq" 14th IEEE VLSI Test Symposium, pp.186-191, April/1996 4）H.Yamauchi, M.Yoshida, T.Ono, Y.Umeki, N.Takase, "Hardware and Software Application for Iddq Test" IEEE International Workshop on IDDQ Testing, pp.26-29, Oct. 1995

テクニカル・ノート PQ10478JJ02V0TN

159

第4章

4. 2. 7 ［目

故障解析

SIMS（Secondary Ion Mass Spectrometry）

的］

固体試料表面の不純物元素について，表面から深さ方向の濃度分布や半導体材料の組成分布を深さ方 向に測定することに用います。

［何ができるか］ 水素からウランまでの全元素およびその同位体測定が可能 広いダイナミックレンジ（6桁程度

ppm∼ppb） 14

高い検出感度（Si中のドーパント：10 深さ方向分析（深さ方向分解能

−3

cm ）

∼数nm）が可能

固体試料（金属，半導体，絶縁物）の分析が可能

［原

理］

試料にイオンビーム（数百eV∼数百keV）を照射し，スパッタリングを行うと同時に二次イオンを一 定の電場で加速して取り出し，質量分析して検出します（図4−16）。

［分析事例］ 図4−17は，SiGe Trの電極を深さ方向に測定した例です。深さに対して組成分布と密度を検出します。

160

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

図4−16 二重収束型二次イオン分析装置

信号表示系

一次イオン照射系

二次イオン質量分析系 セクタ電場

イオン銃

エネルギースリット 偏向電極 CPU 入射スリット

試料

セクタ磁場

質量スペクトル 深さプロファイル 二次イオン像 数値リスト その他処理データ

偏向電極

質量分離スリット

イオン検出器

投射レンズ系

スクリーン

イオン検出器

図4−17 SiGe Tr電極部の分析例

polySi SiN α−Si SiO2

SiGe

1021

As

Ge

10 As

1018

B

Germanium [%]

BPSG

concentration [cm-3]

20 電極

As 1016

0

深さ(Z)

テクニカル・ノート PQ10478JJ02V0TN

0.5 深さ［μm］

1

0

161

第4章

4. 2. 8 ［目

故障解析

AES（Auger Electron Spectroscopy）

的］

AES（オージェ電子分光分析法）は微小な部分の極表面層を分析する方法で，薄膜材料の組成，界面 の構造，元素の拡散状態，パーティクル成分，ボンデイングパッドの残留絶縁膜，リードの変色部， 層間にある異物等の分析を目的とします。

［何ができるか］ ・HとHeを除いたすべての元素を検出できます。 ・検出限界は1∼0.1 atoms%程度です。 ・極薄層表面（深さ5 nmまで）の分析ができます。 ・電子ビームを絞ることで微小領域（電子ビームの直径程度，最新機では約20 nm）の分析ができま す。 ・スパッタエッチングと併用して深さ方向の組成分布が測定できます。 ・電子ビームをスキャンすることで目的元素の面分布や線分布が得られます。 ・オージェピークの形状およびエネルギーシフトから元素の結合状態を知ることができる場合があり ます。

［原

理］

AESは試料に電子ビームを照射したときに放出されるオージェ電子を利用するもので，オージェ電子 のエネルギーは元素固有の値となることから元素の同定や定量分析を行うことができます。 オージェ電子は以下のようなオージェ遷移過程で放出されます。 （1）電子ビームが試料原子の内殻電子をイオン化して空孔ができます。 （2）この空孔を外殻電子が埋めます。このとき，両者のエネルギー差に相当するエネルギーが放出さ れます。 （3）このエネルギーによって別の外殻電子が励起されて，原子の外に放出されます。これがオージェ 電子です。 測定対象となるオージェ電子のエネルギーは50∼2000 eVの範囲にあり，試料中から脱出できるオー ジェ電子は表面から5 nm程度の深さで発生したものになります。このためAESは極表面層に敏感な分 析法です。

［分析例］ 図4−18はゲート配線をpoly-Siが露出するまで機械研磨したあと，ゲート部分を上からAESでスパッ タエッチングを併用して測定した深さプロファイルの例で，膜厚11 nmのゲート酸化膜が検出されて います。

162

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

図4−18 ゲート酸化膜のデプス・プロファイル

2000 1800

ゲート酸化膜

1600

強度 (kcps)

1400 1200 1000 800 600

O

400

Si

200 0 0

1

2

3

4

5

6

7

8

9

10

11

12

スパッタ時間 (min)

テクニカル・ノート PQ10478JJ02V0TN

163

第4章

4. 2. 9 ［目

故障解析

FT-IR（Fourier Transform Infrared Spectroscopy）

的］

FT-IR（フーリエ変換赤外分光法）は主にゴム，紙，プラスチック，繊維，布，接着剤等の高分子物 質の分析を目的とします。半導体関係ではウエハ中の不純物の分析，ウエハ上の付着物の分析等に用 います。

［何ができるか］ IR（赤外分光法）は，有機化合物の構造解析に不可欠な方法で，特に分子の官能基，伸縮運動や変角 振動等の運動についての情報が容易に得られる特徴があります。 一般的に用いられているFT-IR（フーリエ変換型赤外分光装置）は，測定対象領域のスペクトルが短 時間に高感度で測定でき，波数精度が高く高分解能スペクトルが得やすい等の特長があり，微量の試 料や低透磁率の試料の測定が可能です。

［原

理］

物質に赤外線を照射すると，ある波長の光が選択的に吸収を受けます。物質を透過した赤外線の強さ を縦軸に，波数を横軸にとって記録すると，赤外スペクトルが得られます。このスペクトルは人間の 指紋と同じように，その物質の固有のものですから，その物質が何であるかを知るために非常に有効 に利用することができます。また，物質を構成している各部の部分構造に関する吸収は，どの波長領 域で起こるかがあらかじめ知られているので，スペクトルから未知物質の化学構造を知るうえでの情 報を得ることができます。 光源から出た赤外光は図4−19に示すように，干渉計に入って半透鏡（ビームスプリッタ）で2方向に 分けられます。それぞれの赤外光は可動鏡と固定鏡で反射され，再び半透鏡上で出会い干渉します。 測定中には可動鏡は反復運動しているため，半透鏡に対して固定鏡との間に光路差が生じるので，赤 外光は光路差を関数とする干渉波（インターフエログラム）となります。この干渉波は再び2方向に 分離され，一方の干渉波は光源方向に戻り，他方は試料を通って検知器に到達します。検知器で得ら れた干渉波の電気信号は，コンピュータによってフーリエ変換されて赤外スペクトルとなります。 一般的な測定方法は，試料をセットしないでバックグラウンドスペクトルを測定し，次に試料をセッ トして試料側スペクトルを測定します。その両スペクトルの比を計算して試料の赤外スペクトルを得 ます。 主な分析手法としては，「薄膜透過法」，「全反射法」，「液体ATR法」，「拡散反射法」，「顕微 赤外法」，「GCF/FT-IR」，「光音響分光法」などがあります。 これらの分析手法の中で，比較的よく行われる「全反射法」，「顕微赤外法」について簡単に説明し ます。 ・全反射法

：全反射法（Attenuated Total Reflectance: ATR）は試料の表面分析を行うのが目的 です。この方法は試料の吸収強度が強く，透過法では飽和してしまって良好なスペ クトルが得られない場合や薄膜の分析に用います。

164

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

・顕微赤外法：小部位の測定（∼20 μ m）には透過法および反射法の測定が行える赤外顕微鏡が用 いられます。生産工程で混入した異物の同定などに用います。このとき試料の前処 理をほとんどせずに測定できます。

図4−19 FT-IRの構成図

光源 半透鏡

試料

検知器

固定鏡

レーザ 光源

可動鏡

マイケルソン干渉計

テクニカル・ノート PQ10478JJ02V0TN

165

第4章

故障解析

［分析例］ （1）SOG膜構造中のSi-H評価 図4−20はSOG膜の焼成条件に伴うSi-Hの減少傾向をFT-IRで測定することにより，SOG膜の最 適ベーク温度を検討した例です。図にSi-H伸縮振動ピークの温度変化を示しました。ベーク温度が 高くなるにつれて，Si-H結合が減少し，ピーク強度が弱くなっていることが分かります。

図4−20 SOG膜のSi-H伸縮運動ピークの温度変化

0.07

400°C

0.06

420°C 440°C

0.05

Absorbance

450°C 0.04

470°C

0.03

0.02

0.01

0.00 2400 SOG1-A SOG2-A

166

2380

2360

2340

2320

2300

2280

Wavenumbers SOG3-A Abs 2400-2200 RES = 4

テクニカル・ノート PQ10478JJ02V0TN

2260

2240

2220

2200 SOG4-A SOG5-A

第4章

故障解析

（2）全反射法によるシリコン自然酸化膜の成長過程の測定 図4−21は市販のSi（100）を希フッ酸でエッチングしたあと，大気中に放置し，時間とともに酸 化膜の成長プロセスを追跡した結果です。表面酸化とともにSi-O振動のLOモードが高シフト側にシ フトし，ピーク強度も大きくなっていることが分かります。

Absorbance (Arb. units)

図4−21 シリコン自然酸化膜の成長過程

before etched 331 hours 254 hours 168 hours 138 hours as-etched 1000

1050

1100

1150

1200

1250

1300

Wavenumbers cm-1

テクニカル・ノート PQ10478JJ02V0TN

167

第4章

4. 2. 10 ［目

故障解析

TEM（透過型電子顕微鏡： Transmission Electron Microscope）

的］

透過型電子顕微鏡（TEM）法は，薄膜化した試料に電子を透過させることによって像観察，結晶構造 の解析，微小領域の元素分析・化学状態分析を行います。

［何ができるか］ （1）像観察 高倍率（1000万倍程度まで）観察ができます。転位等の結晶欠陥を観察できます。 （2）結晶構造の解析 電子線回折により 結晶性，結晶方位，格子定数決定など結晶構造の解析ができます。 （3）微小領域の分析 EDSやEELSを付属すると，微小領域の元素分析，化学状態分析ができます。

［原

理］

TEMの原理は光学顕微鏡と類似しており，光の代わりに加速した電子を試料に透過させ，電磁レンズ でこの透過電子を拡大結像させることで，試料の高倍率（1000万倍程度まで）像が得られます。結晶 構造を持った試料では，透過電子波と回折電子波の干渉により格子像を得ることができます。また， 電磁レンズの焦点距離を変えることにより，電子回折像を得ることができます。この回折像により観 察部の結晶性（非結晶，多結晶，結晶構造の区別），結晶構造，結晶方位，格子定数などの解析がで きます。 TEMとエネルギー分散型X線分光分析装置（EDS）を用いることにより，最高1 nmφ 領域の元素分析 が可能です。これは，薄膜試料内部では電子線の広がりを無視でき，電子線を照射した領域からのみ 特性X線が生じ，この特性X線をEDSにより分析をするためです。また，TEMの付属した電子エネル ギー損失分光装置（EELS）により，TEMで観察した場所の元素分析や化学状態分析を行うことがで きます。これは，試料を透過した電子線は物質内での作用によりエネルギー損失を起こし，このエネ ルギー損失を受けた電子のエネルギー分布は物質の局所構造や電子構造を反映しており，このエネル ギー分布を解析することにより，元素分析や化学状態分析ができます。 半導体素子をTEMで観察するためには，電子線が透過する程度に観察対象領域を薄膜化する必要があ ります。加速電圧200 kVのTEMでSiを観察する場合には，100 nm以下の膜厚が適当です。異種材料 からなる半導体素子を薄膜化する方法としては，機械的な研磨とArイオンを試料にあててエッチング する方法を組み合わせて行うのが一般的です。最近では，μ mオーダ以下の精度で特定した場所を， 集束イオンビーム装置（FIB）を用いて薄膜化することによりTEM観察ができます。これにより電気 的に特定された配線接続孔や特定の記憶素子領域が観察できます。

168

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

［分析例］ TEMは原子レベルで構造を観察することができます。半導体の信頼性管理技術では，異種材料を接合 した部分の電気抵抗異常時の接合界面評価，金属とシリコンの反応状態観察，不良セルの断面形状観 察などに威力を発揮します。以下にTEMによる分析例を示します。 Si基板とポリシリコン電極間の電気抵抗が増大した箇所にTEMを用いて解析した例を示します。Si基 板の結晶格子が観察できる程度の高倍率で観察することにより，Si基板とポリシリコン界面に1 nm程 度の非晶質領域が形成されていることが分かります（写真4−8）。次にこの部分にのみ電子線を照射 した状態で得られたEDXプロファイルを図4−23（1）に示します。比較のため，Si基板からのEDXプ ロファイルを図4−23（2）に示します。これよりこの非晶質層には酸素，ひ素，リンなどがSi基板に 対して多く含まれていることが分かります。この分析結果をもとに，ポリシリコン成長前処理プロセ スを変更することにより電気抵抗を低減することができました。 装置概略図（図4−22参照），分析例（写真4−8，図4−23参照）を以下に示します。

図4−22 装置概略図

フィラメント

照射レンズ

EDS 試料

対物レンズ

中間レンズ

投影レンズ

蛍光版 EELS

テクニカル・ノート PQ10478JJ02V0TN

169

第4章

故障解析

写真4−8 TEM観察例

←ポリシリコン

←非晶質層

←Si基板

3 nm 図4−23 EDXプロファイル

EDX分析結果

100

80

非晶質層 Si

60

(1)

40 As 20

O

P

0 1

2

3

4

80 ポリシリコン 60 (2) Si

40

20

0 1

170

2

3

テクニカル・ノート PQ10478JJ02V0TN

4

第4章

故障解析

4. 3 解析のための加工技術 4. 3. 1

概

要

近年のデバイスは微細化，高速化，大規模化，そして多層配線構造化が進んでおり，故障解析は困難 になってきています。以下加工技術の高度化について説明をします。

−高速化− 高速化に対しては，主に配線バイパスの形成や配線のつなぎ替え修正において低抵抗の金属デポジシ ョンの技術が必要になります。

−大規模化− 大規模化に対しては，注目する回路に直接，信号を入出力できるバイパスを設ける必要があります。

−多層配線構造化− 多層配線構造化に対しては，電気回路を破壊せず，下層配線や基板上に作られた半導体素子を露出さ せる必要があります。

4. 3. 2 ［目

FIB（Focused Ion Beam）

的］

FIB法はガリウムイオンビームを最小で約5 nm程度にまで絞って試料に照射し微細加工や像観察を行 います。装置概略図を図4−24に示します。

［何ができるか］（図4−25参照） （1）選択的エッチング 任意の箇所を約0.1 μ mの高い精度でエッチングが可能です。 （2）選択的金属膜付け ガリウムイオンを照射する際に，W(CO)6を吹きつけることにより，タングステンの薄膜を任意 の箇所に付けることができます。 （3）選択的絶縁膜付け ガリウムイオンを照射する際に，TEOSガスを吹きつけることによりSiO2を任意の箇所に付ける ことができます。 （4）SIM機能 ガリウムイオンを，試料上を走査しながら照射し，その際発生する二次電子を検出し，その強弱 をコントラストとして像表示します。

テクニカル・ノート PQ10478JJ02V0TN

171

第4章

故障解析

［実施例］ （1）選択的断面出しとその場観察 選択的エッチング機能とSIM能を用いることによりチップの任意箇所の断面が観察でき，さらに 三次元的に解析を行うときは奥行き方向に断面をスライスしながら形状を観察していくことがで きます。本手法により断面観察が格段に進歩しました（図4−26, 写真4−9参照）。 （2）金属配線の微細構造の観察 SIM機能を用いることにより，金属配線の微細構造すなわち結晶粒の形，大きさ，方位を反映し た像が得られます。これは個々の結晶粒の異なる向きに対し発生する二次電子の量が異なるためで す（写真4−10参照）。 （3）選択的金属膜付けおよび絶縁膜付け 選択的エッチング機能，選択的絶縁膜付けおよび選択的金属膜付けを組み合わせることにより， 絶縁膜下の金属配線から直接あるいは中間層の金属配線層を貫通して電極を引き出し，任意の配線 形成やプロービング用パッドを形成できます（写真4−11参照）。

図4−24 装置概略図

イオン源

高圧電源

イオン光学系 コントローラ

ブランキング アンプ

スキャン コントローラ

ビームモニタ コンデンサ レンズ ブランカ 仕切りバルブ

制御用 コンピュータ システム

可動絞り 8種スティグメータ 対物レンズ XYデフレクタ ガス銃 コントローラ ガス銃

二次電子検出器

SEDアンプ

高圧電源

試料 試料ステージ 真空ゲージ (×2)

ステージ ドライバ

ステージ コントローラ 真空 コントローラ

真空ポンプ (×2)

172

テクニカル・ノート PQ10478JJ02V0TN

観察用 CRT

第4章

故障解析

図4−25 FIBの4つの機能

FIB Ga+ 微小部への 選択的エッチング スパッタエッチング

ガス銃

FIB Ga+ CO 微小部への 選択的金属膜付け

タングステン膜

W(CO)6

ガス銃 FIB Ga+

TEOS

微小部への 選択的絶縁膜付け

SiO2膜

FIB Ga+ 検出器 SIM 二次電子

図4−26 FIBを用いた断面出し手法

(1) エッチング前

(2) ラフ・エッチング後

テクニカル・ノート PQ10478JJ02V0TN

(3) ファイン・エッチング後

173

第4章

故障解析

写真4−9 断面解析事例

（1）断面出しの様子

断面拡大図（SIM像）

（2）ピンホール不良品（1-2層間ショート）

断面SIM像

写真4−10 電極引き出し事例（選択的絶縁膜付けを併用）

174

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

写真4−11 角度によるアルミグレインのSIM像 傾き0°

傾き5°

傾き10°

傾き15°

傾き20°

5枚のSIM像より構成した図

4. 3. 3 ［目

昇華型加工レーザ

的］

昇華型加工レーザ（エキシマレーザ，UVレーザ）を照射することによって，保護膜や配線を局所的お よび，瞬間的に取り除くことができます。特に，多層配線化されたICにおいて，上層配線に隠れた下 層部分の解析を行う場合に有効な加工技術です（図4−27参照）。

［何ができるか］ 昇華型加工レーザによる剥離加工は，金属顕微鏡による光学画像を観察しながら行うことができるた め，初心者であっても容易に活用することができます（写真4−12∼4−14参照）。 （1）保護膜／層間膜への加工 任意の箇所を精度良く剥離および加工することができます。針立て用等波形観測用の窓開け加工 に用いられます。 （2）配線への加工 配線を局所的に取り除いたり，切り離したりすることによって，分離した部分の解析が可能とな り，局所的な機能部位の解析が可能になります。特に，電源配線やGND配線のような厚くて幅の広 い配線の切断加工には有効です。 （3）マーキング EBテスタやFIBのように，二次電子像を用いた解析の際，チップ表面にあらかじめマーキング（保 護膜への印付け）をしておけば，解析箇所の探し出しが容易となります。 テクニカル・ノート PQ10478JJ02V0TN

175

第4章

故障解析

（4）その他 FIBによる断面加工前の荒削り，モールドエッチング残り除去，ウェットエッチングの前処理加 工，ボンディングワイヤの切断など，さまざまな用途で活用できます。

［原

理］

昇華型加工レーザの一方式であるエキシマレーザについて以下に示します。 エキシマレーザとは，一般に希ガスおよびハロゲンガスを混合し，放電励起によって紫外域で短パル ス発振するガスレーザの一種です。発振波長が短いエキシマレーザは，高い光子エネルギーを持って いるため，試料を形成している分子と分子の結合を切断することが可能です。また，試料の表層部に おける吸収率が高いため薄皮を剥ぎ取るような剥離加工が可能です。一般に良く用いられているのが， KrFエキシマレーザ（波長248 nm）です。

図4−27 エキシマレーザによる剥離加工 エキシマレーザ 0

0

0 0 保護膜

4AL 3AL 2AL 1AL Si

写真4−12 エキシマレーザによる下層配線の切断

176

写真4−13 エキシマレーザによる下層配線の露出

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

写真4−14 EBテスタによって観測された下層配線の電位コントラスト像

（a）入力信号：Highのとき

（b）入力信号：Lowのとき

参考文献 1) 関口ほか：「エキシマレーザを用いた多層配線LSIの故障解析」，NEC技報，Vol.49, No.3 pp.243-247, 1996/3

テクニカル・ノート PQ10478JJ02V0TN

177

第4章

4. 3. 4 ［目

故障解析

RIE（Reactive Ion Etching）

的］

多層配線構造品において，電気回路や不具合箇所を破壊しないで全配線層を露出することが目的です。

［何ができるか］ チップ上の配線層を保持しながら，絶縁膜（SiO2, SiN, SiON, ポリイミド等）のみを除去することに より，全配線層を露出します。イオンによる異方性エッチングのため，配線層下の絶縁膜は残ります が，それ以外はすべて除去されます。このようにして全面配線層を露出したチップはEBテスタ等を使 用した効果的な解析が可能となります。

［原

理］

RIEはエッチングガスをプラズマ状態にしたとき，負電極側に発生する電位勾配により反応性イオン を加速し，チップ上に垂直に衝突させて目的とする層をエッチングする技術です。 エッチング機構は電界加速により被エッチング層に飛び込んだ反応性イオン種が活性化され，被エッ チング層と化学反応して揮発性物質に変化し除かれる機構です（写真4−15参照）。 効果的な異方性エッチングを行うために以下の工夫をしています。 （1）シース電位（負電極側に発生する電位勾配）の急峻化の工夫 （2）エッチングガスの選択（CF4/O2の混合ガスを使用） （3）サイドエッチング防止の工夫（側壁保護効果の利用） （4）RIEグラス防止の工夫（イオン種／ラジカル種の比率の工夫，および1, 3, 5の効果） （5）加工箇所以外を遮蔽する工夫（テフロン遮蔽材の利用）

写真4−15 RIE加工前後の表面状態 （1）加工前

178

（2）加工後

テクニカル・ノート PQ10478JJ02V0TN

第4章

故障解析

写真4−16 RIE加工前後の断面状態 （1）加工前

（2）加工後

RIE加工により配線上部（高融点金属層）がエッチングされています（写真4−16参照）。

参考文献 1) 真田，鈴木，沼尻，小俣，吉田「RIEを用いて配線層を露出したLSIの評価−故障解析の為の加工技術 −」LSIテステイングシンポジウム第132委員会第128回研究会資料

pp.175-181, 1994/11

2) 真田，沼尻，鈴木，小俣「RIEを用いた異方性エッチングによるLSIの電流異常現象」第42回応物講演 会（1995春季）29ａPA35/Ⅱ 3) M.Sanada, S.Suzuki, T.Numaziri, T.Omata, N.Yoshida "Fundamental Evaluation of LSI’s Using Anisotropic Reactive Ion Etching" ISTFA ’96, p.87-92, Nov./1995

テクニカル・ノート PQ10478JJ02V0TN

179

第4章

故障解析

4. 4 故障解析装置一覧 4. 4. 1

外形観察，動作解析装置 表4−1 解析装置・加工装置概要

（1）解析装置 略

語

EBIC

英

語

Electron Beam Induced

名

称

検出信号

イービック

励起電流

二次電子

原理または方法

Current EBT

Electron Beam Tester

電子ビームテスタ

EMMI

Emission Microscope

フォトエミッション顕 フォトン

形状観察，電位観察，EBIC フォトンの異常発生箇所を検出

微鏡 LC

Liquid Crystal method

液晶塗布法

液晶の相転位

液晶の光学的性質を利用して発熱箇所 を検出

OBIC

Optical Beam Induced

オービック

励起電流

接合破壊や異常箇所

オバーク

電流の変化

レーザ照射により変化する配線抵抗を

Current OBIRCH

Optical Beam Induced Resistance Change method

電流に置き換えてその変化分を検出す る。

（2）加工装置 略

語

英

語

名

称

エネルギー源

用

途

−

Excimer Laser

エキシマレーザ

レーザ

絶縁膜の除去

FIB

Focused Ion Beam

集束イオンビーム

二次電子

配線切断，絶縁膜開孔，金属直描

RIE

Reactive Ion Etching

反応性イオンエッチン イオン グ

180

テクニカル・ノート PQ10478JJ02V0TN

絶縁膜の除去

第4章

4. 4. 2

故障解析

分析装置

表4−2に故障解析に使用される主な分析装置の概要について示します。装置としては故障分析によく 用いられる構造観察装置（通常分析装置が組み込まれている）と組成，状態分析装置についてまとめま した。実際の故障解析では分解能や検出感度を考慮して評価装置を決定する必要があります。その際， 1つの装置でだけでなく，いくつかの装置での分析結果を組み合わせて解析することがあります。

表4−2 主な分析装置概要（1/2） 略語

名

称

励起源

信号源

原理または方法

得られる情報

（英語名） AES

オージェ電子分光装置

応

用

（電子デバイス関連）

電子

Auger Electron

特

徴

（分解能）

オージ

オ ー ジ ェ 電 子 の 極 表 面 の 元 素 分 表面汚染・表面酸 （最小ビーム径）∼20 nm

ェ電子

エネルギー分光

Spectrometer

析，イオンエッチ 化膜分析，深さ方 （検出深さ）＜5 nm ン グ と 併 用 で 深 向濃度分析

（感度）0.1-1 atoms%

さ分析可（絶縁物 は帯電の影響あ り） EDX

エネルギー分散X線分光

電子

特性X線 電 子 線 を 照 射 し X線強度のエネル SEM, TEM と 組 （最小ビーム径）∼1 nm （TEM使用時）

装置

特性X線を半導体 ギ ー 分 布 を 通 じ み 合 わ せ て 微 小

Energy Dispersive

検 出 器 に よ り 波 て元素組成分析

部 の 組 成 分 析 に （感度）0.1-1 atoms%

X-ray Spectrometer

高分析して元素

利用

同定を行う EPMA 電子線微小分析装置

電子

特性X線 電 子 線 を 照 射 に 元 素 組 成 分 析 走 表面汚染・付着物 （最小ビーム径）∼4 nm

Electron Probe Micro

よ り 発 生 し た 特 査顕微鏡（SEM） 分析，膜の組成分

Analyzer

性X線を検出して 像を観察可能

析

元素同定を行 う，非破壊分析 法，XMAの別称 ESCA 化学分析のための電子分

X線

光電子

軟X線励起の光電 表 面 の 元 素 分 表面汚染・表面酸 （最小ビーム径） 5∼10 μ m

光分析装置

子 の 運 動 エ ネ ル 析・状態分析，イ 化膜分析，深さ方

Electron Spectrometer

ギー測定，XPSの オ ン エ ッ チ ン グ 向 濃 度 分 析 , 金 （検出深さ）数 nm

for Chemical Analysis

別称

と併用，あるいは 属・半導体表面に （感度）0.1∼1 atoms% 角度分解で深さ おける吸着の解 分析可

FT-IR フーリエ変換型赤外分光 光度計

析

フ ー リ エ 変 換 に 物質の同定，分子 Si中の酸素,炭素 波数＞0.01cm−1 （赤外線） （赤外線）よ り 赤 外 線 の 吸 構造の解析，微量 濃度の測定，ウエ 光

光

Fourier Transform

収 ス ペ ク ト ル を 不純物の検出

ハ上の付着物の

Infrared Spectrometer

測定，光学顕微鏡

同定

と組み合わせて 微小部位の測定 SEM

走査型電子顕微鏡

電子

二 次 電 微 小 な 電 子 ビ ー 表面の凹凸，組成 各種材料，デバイ （最小ビーム径）

Scanning Electron

子 反 射 ムを走査し，二次 （EDX等使用）， スの表面形状，サ

Microscope

電子

電子強度，反射電 表面電位

イズ，表面汚染・

子を一次電子に

付着物分析

∼1 nm

同期させて記録 SIMS 二次イオン質量分析装置

イオン

イオン

イ オ ン を 照 射 し 極 微 量 不 純 物 の ド ー パ ン ト 分 布 （深さ分解能）2∼20 nm 2

Secondary Ion Mass

て，試料表面から 深 さ 分 布 表 面 不 汚染分析

（分析領域）∼数十μ m

Spectrometer

放 出 さ れ る イ オ 純物

（感度）ppm∼ppb

ンを検出

テクニカル・ノート PQ10478JJ02V0TN

181

第4章

故障解析

表4−2 主な分析装置概要（2/2） 略語

名

称

励起源

信号源

原理または方法

得られる情報

（英語名） SRP

拡がり抵抗測定装置

応

用

（電子デバイス関連）

電圧

電流

特

徴

（分解能）

針 の 接 触 抵 抗 か 抵抗率，キャリア 極 低 濃 度 の 汚 染 （深さ分解能）∼10 nm

Spreading Resistance

ら抵抗率，キャリ 濃度の深さ分布

チェック，エピタ （分析領域幅）∼50 μ m

Profiler

ア濃度を求める。

キシャル層・バル クの比抵抗測定

STEM 走査透過型透過電子顕微

電子

電子

一 次 電 子 を 試 料 構造観察，EDX等 デ バ イ ス の 構 造 （最小ビーム径）

鏡

上を走査し，透過 付 加 で 組 成 や 不 観察，欠陥・結晶

Scanning

電 子 を 検 出 し て 純物分析

構造解析，微小部

Transmission Electron

像観察を行う

組成や不純物分

Microscope TEM

透過型電子顕微鏡

∼1 nm

析 電子

電子

一 次 電 子 の 透 過 原 子 レ ベ ル ま で デ バ イ ス の 構 造 （最小ビーム径）

Transmission

拡 大 像 や 回 折 像 の 構 造 観 察 ， 欠 観察，欠陥・結晶

Electron Microscope

を観察

∼1 nm

陥 ・ 結 晶 構 造 解 構造解析，微小部 析，EDX等付加で 組 成 や 不 純 物 分 組成や不純物分 析 析

XMA

X線マイクロプローブ

電子

特性X線 EPMAと同じ

EPMAと同じ

EPMAと同じ

EPMAと同じ

ESCAと同じ

ESCAと同じ

ESCAと同じ

ESCAと同じ

X-ray Microprobe Analyzer XPS

X線励起光電子分光装置

X線

光電子

X-ray Photoelectron Spectroscope

182

テクニカル・ノート PQ10478JJ02V0TN

第5章

設計容易化および信頼性解析手法 … 184

5. 1

概

5. 2

品質機能展開 …

5. 3

パラメータ設計 …

要

…

184 184 189

5. 3. 1

パラメータ設計で何ができるのか … 189

5. 3. 2

パラメータ設計とはどういうものか

5. 3. 3

パラメータ設計の実例 … 193

5. 4

テスト容易化設計 … 196

5. 4. 1

テスト容易性 … 196

5. 4. 2

テスト容易化手法 … 196

5. 4. 3

テスト容易化手法の適用 … 196

5. 4. 4

テストのためのツール … 196

5. 5

… 189

FMEA

…

196

テクニカル・ノート PQ10478JJ02V0TN

183

第5章

5. 1 概

設計容易化および信頼性解析手法

要

この章では半導体の設計時使用する具体的手法，品質機能展開，パラメータ設計，テスト容易化設計お よびFMEAに関し具体的事例を挙げて説明します。

5. 2 品質機能展開 品質機能展開（Quality Function Deployment：略してQFD）は，新製品開発のためのツールとして生ま れ，設計の意図を製造に伝達する手段であり，品質保証の具体的な方法として活用されています。 品質機能展開は品質を形成する職能ないし業務を目的・手段の系列で，ステップ別に細部に展開してい く手法で，「設計品質の設定」,「初期品質トラブルの低減」,「企画品質の設定」,「設計の意図を製造へ 伝達」,「他社製品との比較・解析」,「差別化のための新製品開発」,「現場の管理点の明確化」,「品質情 報の下流への伝達」,「市場品質情報の蓄積・解析」,「設計変更の低減」などを目的として活用され効果 を上げています。 これに，この設計品質を実現するための技術展開で問題点の解決を計画的に行っていきます。また競合 他社の価格や要求品質などを考慮しつつ算出された部品原価のどこにネックが存在しているかを抽出し 解決を展開していくコスト展開。故障を設計段階で予防するためにFMEAなどの信頼性手法を結合し展開 していく信頼性展開を含めると総合的な品質展開となります。 ここでは，品質展開において重要な役割をもつ品質表についてその作成手順を紹介します。品質表とは， お客様の要求する真の品質を言語表現によって体系化し，これと品質特性との関連を表示し，お客様の要 求を代用特性に変換し，品質設計を行っていくための表のことです。

（1）原始データの収集 原始データとは対象製品に対するお客様の情報（要求）を文字で表現したもので，ここがすべて の起点となります。

（2）要求品質への変換 原始データを要求項目に整理し，さらにそこから品質に関する簡潔な表現の言語情報を抽出し， これを要求品質とします。

（3）要求品質展開表の作成 要求品質に対して一次，二次，三次と階層構造を構築し，整理したものを一覧表の形にまとめます。 184

テクニカル・ノート PQ10478JJ02V0TN

第5章

設計容易化および信頼性解析手法

（4）品質要素の抽出 抽象的なお客様の要求を具現的に製品化することを可能にするために，要求品質を技術の言葉で ある品質特性に変換します。品質特性とはお客様の真の要求に対する代用特性のことで，品質要素 （品質を評価する尺度となりうるもの）のうち計測可能なものです。一般的には，要求品質に対し て品質要素を抽出することになります。

（5）品質要素展開表の作成 品質要素に対して一次，二次，三次と階層構造を構築し，整理したものを一覧表の形にまとめま す。品質要素展開表の下位項目はできるだけ品質特性であることが望まれます。

（6）品質表の作成 要求品質展開表と品質要素展開表をマトリクスの状態である二元表に組み合わせます。 要求品質と品質要素の関係の強弱を◎○△などの記号で表し，それを基に要求品質に対する重要 度を品質要素の重要度に変換し，重要品質要素を決定する足掛かりとします。 図5−1に総合的な品質展開概念図を，表5−1に品質表の実施例を示します。

テクニカル・ノート PQ10478JJ02V0TN

185

第5章

設計容易化および信頼性解析手法

図5−1 総合的な品質展開概念図（1/2） I 品質展開

品質企画

品質特性

1

要 求 品 質

1–I

II 技術展開

重 自 企 レ 要 社 画 ベ 度 ・ 品 ル 他 質 ア 社 ッ 比 プ 較 率

機構展開 セ ー ル ス ポ イ ン ト

要 求 品 質 ウ エ イ ト

シ ー ズ ン 展 開

1–II

品 自社・他社比較 質 設計品質 設 計 品質特性ウエイト 要求品質

2

機 能 展 開

2–I

2–I

機 能 ウ エ イ ト

2–II

機能ウエイト 機能コスト 技術資料No.

1’ –I

品 現 設 難 ネ ネ 品 質 状 計 易 ッ ッ 質 ウ 値 品 度 ク ク 確 エ 質 特 ウ 認 イ 性 エ 方 ト イ 法 ト

2’ –II

機 能 コ ス ト 機 構 コ ス ト

特 性 コ ス ト

機能NE NE登録No.

3

ユ ニ ッ ト 部 品

3–I

部 品 機 能

部 規 工 現状 品 格 程 特 値 能 重 コ 性 力 量 ス ト

3–II

QC表 工法展開

工程計画表 （設備展開）

外注・協力会社への展開

186

テクニカル・ノート PQ10478JJ02V0TN

QC工程計画表

部 品 ウ エ イ ト

部 品 機 能 コ ス ト

第5章

設計容易化および信頼性解析手法

図5−1 総合的な品質展開概念図（2/2） III コスト展開

IV 信頼性展開

当事業部 A

B

FT表

新 F1F2 A1A2 市場価格 販売数量

1–IV

シェア

要 求 品 質

利益 目標原価

2–III

2–IV

機 能 展 開

2’ –IV

特 性 展 開

NE検討 レビュード テンドログラム

2’ –III

3–III 部品 FM表

部品コスト展開 見 目標 ネ 積 ッ コ 重 コ ク ス 量 ス 部 ト 品 ト

方策 N E 本 登 材 録 質 体 No. を と 一 樹 本 脂 化

設計 重 コ 量 ス ト

3–IV

部品加工QC工程表 組立工程QC工程表

F M E A 表 No.

上 流 へ フ ィ ー ド バ ッ ク

作業標準 問題点 要因の解析

テクニカル・ノート PQ10478JJ02V0TN

187

第5章

設計容易化および信頼性解析手法

表5−1 品質表記入例

○

○

◎

◎

特

性

性

性

C

C

B

C

A

○

○

C

C

性

B

△

◎

◎

性能がより良い

A

○

○

○

○

性能が安定

A

◎

◎

◎

◎

壊れにくい

B

△

△

△

△

事故がない

C

○

◎

楽に操作できる

C

持ちやすい

C

互換できる

C

取り付けやすい

C

見た目が良い

C

色が良い

C

△

◎

◎

△

◎

○ △ △

・「品質展開入門」（日科技連）赤尾洋二氏

◎ ◎

△ ○ ○

◎

○

◎ ◎

参考文献 著

・「品質展開法（1）」（日科技連）大藤正氏，小野道照氏，赤尾洋二氏

188

サ イ ズ

操 作 性

△

特

デザイン性 色 度 合

安 定 性

△

特

誤動作しない

デザイン良い

A

特

動きが正確

取り扱いやすい

B

S

二次

操作しやすい

B

T

一次

長く使える

操作性

A

R

重要度

要求品質

機械的性能

T R S

機 械 精 度

二次

電気的性能

携 帯 性

一次

耐 久 性

品質特性

テクニカル・ノート PQ10478JJ02V0TN

著

◎

◎

第5章

設計容易化および信頼性解析手法

5. 3 パラメータ設計 5. 3. 1

パラメータ設計で何ができるのか

化合物デバイス事業部の半導体製品設計は，お客様のニーズを的確に反映した開発仕様に基づいて行 われています。回路設計段階では，製造プロセスのばらつきを考慮したロバスト設計（プロセスがある 程度ばらついても回路特性そのものはあまり影響を受けない設計）がなされています。また，製造プロ セス設計段階では寸法，膜厚などの出来上がりのばらつきを最小化するように各種製造条件や工程フロ ーの最適化が図られています。 このようにして回路設計やレイアウト設計，プロセス設計，デバイス構造設計などが総合的に最適化 され，結果として高い信頼性が作り込まれています。 パラメータ設計とは回路特性や製造プロセス中の出来上がり特性のばらつきを最小化するための手 法です。またその目的は，あるシステムの出力特性のばらつきを最小にすることです。 一般にシステム（デバイス，製造プロセス，製造装置など）には設定すべき多数のパラメータがあり ます。これらのパラメータのそれぞれについて最適値を求めるには膨大な数の実験やシミュレーション が必要となりますが，パラメータ設計では，実験計画法を応用することにより多数のパラメータを必要 最小限の実験やシミュレーション回数で検討することができます。図5−2にシステムの入出力特性を示 します。

図5−2 システムの入出力特性

入力パラメータ X 回路定数 製造パラメータなど ばらつき Δx を伴う

5. 3. 2

出力特性 Y システム （回路・プロセスなど）

電気的特性 出来上がり寸法などの ばらつき Δy を最小化

パラメータ設計とはどういうものか

パラメータ設計とは，田口玄一氏により提唱されている品質工学［参考文献 1）］の中の代表的な手 法であり，実験計画法を応用することにより効率的に多数のパラメータを最適化し，結果としてシステ ムの出力特性のばらつきを最小化するものです。 システムの出力特性に応じて次のような4種類のSN比（Signal to Noise Ratio）が定義されており，こ れらのSN比を目的関数としてパラメータを最適化します。

テクニカル・ノート PQ10478JJ02V0TN

189

第5章

設計容易化および信頼性解析手法

SN比 SN比とは，出力特性データの変動成分をノイズ，固定成分をシグナルとみなし，ノイズに対するシグ ナルの比を表すもので通信工学の分野で広く用いられている概念を統計量も扱えるように拡張したも のです。今，出力特性データが y1, y2, ．．．，yn のようにn個ある場合，一般の統計処理では n

平均値 y =

∑y

i

i =1

n

および n

標準偏差 σ =

∑y

2 i

− ny

2

i =1

n −1

を基にして種々の解析が行われています。 一方，SN比は出力特性のタイプに応じて次のような4種類が定義され，これらを最大にするように入 力パラメータを設定します。

（1）望目特性 膜厚，寸法などのように目的とする値を中心として値がばらつく場合のSN比。

図5−3 望目特性曲線

η = 10 • log y

2

σ

σ

y

図5−3で示され，この値が大きいほど出力特性のばらつきσ は小さくなります。

190

テクニカル・ノート PQ10478JJ02V0TN

第5章

設計容易化および信頼性解析手法

（2）望小特性 ゴミ，欠陥などのように本来ゼロであることが望ましいもののSN比。

図5−4 望小特性曲線

n

η = –10 • log

Σy

2

i

i=1

n

0

図5−4で示され，数量の2乗和の総量が小さいほどSN比は大きくなります。

テクニカル・ノート PQ10478JJ02V0TN

191

第5章

設計容易化および信頼性解析手法

（3）望大特性 耐圧，強度などのように大きいほど望ましいもののSN比。

図5−5 望大特性曲線

η = –10 • log

n

1

i=1

i

Σy

2

n

∞

0

図5−5で示され，数量の2乗和の総量が大きいほどSN比は大きくなります。

192

テクニカル・ノート PQ10478JJ02V0TN

第5章

設計容易化および信頼性解析手法

（4）動特性 マスクパターン寸法とウエハ上の出来上がり寸法の間の関係のようにリニアリティが要求され るもののSN比。

図5−6 動特性曲線

出力

入力

SN比の定義式は省略しますが，入出力の対応関係が直線に近づくほどSN比が大きくなるように 定義されています（図5−6）。

5. 3. 3

パラメータ設計の実例

製造プロセス設計にパラメータ設計を適用した例を示します。 デバイスの製造工程において，電極配線の加工は歩留まりや信頼性に与える影響が大きく，微細な配 線パターンを安定に形成するためには，特にPR工程，ドライエッチング工程の条件出しが重要です。 以下にアルミドライエッチング工程におけるアルミ残渣の改善事例をご紹介します。このアルミドラ イエッチング工程においては表5−2に示すように前処理の有無，および4種類のガス流量，圧力，バイ アス電圧などを3つのシーケンスについてAからHまでの8つのパラメータを設定する必要がありました。

テクニカル・ノート PQ10478JJ02V0TN

193

第5章

設計容易化および信頼性解析手法

表5−2 アルミドライエッチング条件 エッチングシーケンス １st

2nd

3rd

ガス1流量

known

known

known

ガス2流量

known

known

G

ガス3流量

A

known

F

ガス4流量

B

known

known

圧力

known

E

D

バイアス電圧

known

known

C

H

前処理

このパラメータ設定のための実験を効率的に行うために直交表L18を用いてわずか18回の実験により AからHの8つのパラメータ設定を行いました（表5−3）。直交表の1から3の数字は各因子の水準番号を 示しています。アルミ残渣はゴミや欠陥と同様に本来0であるべきものであり望小特性のSN比を用いま した。

表5−3 L18直交表

194

NO.

A

C

D

F

G

E

H

B

①

1

1

1

1

1

1

1

1

−5.40 db

②

1

1

2

2

2

2

2

2

4.77

③

1

1

3

3

3

3

3

3

15.00

④

1

2

1

1

2

2

3

3

5.74

⑤

1

2

2

2

3

3

1

1

11.76

⑥

1

2

3

3

1

1

2

2

−6.69

⑦

1

3

1

2

1

3

2

3

15.00

⑧

1

3

2

3

2

1

3

1

−6.09

⑨

1

3

3

1

3

2

1

2

1.76

⑩

2

1

1

3

3

2

2

1

15.00

⑪

2

1

2

1

1

3

3

2

15.00

⑫

2

1

3

2

2

1

1

2

3.98

⑬

2

2

1

2

3

1

3

2

−9.58

⑭

2

2

2

3

1

2

1

3

−7.27

⑮

2

2

3

1

2

3

2

1

15.00

⑯

2

3

1

3

2

3

1

2

−4.26

⑰

2

3

2

1

3

1

2

3

−5.64

⑱

2

3

3

2

1

2

3

1

−7.27

テクニカル・ノート PQ10478JJ02V0TN

望小特性のSN比

第5章

設計容易化および信頼性解析手法

このデータを解析することにより次のような因子効果グラフが得られます（図5−7）。 そして，因子効果グラフ上でSN比が最大になるように各因子の水準値を決定することでアルミエッチ ング工程の最適条件を求めることができます。 この例では，因子E, C, H, Gの4つがアルミ残渣に対して影響力が大きく，最適条件はE = 第3水準，C = 第1水準，G = 第3水準，H = 第2水準に設定すればよいことが分かります。 このようにしてアルミエッチング工程の製造条件を最適化した結果，アルミ残渣の発生は根絶され， 一方，歩留まり，信頼性が向上しています。 パラメータ設計の適用範囲はここで述べた製造条件の最適化以外にも，回路設計，デバイス設計など 多岐に渡っており，いずれもICの信頼性向上，品質向上に貢献しています。

図5−7 因子効果グラフ

最適条件

15 db

最適条件 10 db

5 db

0 db

–5 db

1

2 A

1

2 B

3

1

2 C

3

1

2 D

3

1

2

3

1

E

2 F

3

1

2 G

3

1

2

3

H

参考文献 1）品質工学講座1 開発・設計段階の品質工学

田口玄一

テクニカル・ノート PQ10478JJ02V0TN

195

第5章

設計容易化および信頼性解析手法

5. 4 テスト容易化設計 ICの品質保証上の観点より，テスト容易化の考え方を以下に示します。 ICの大規模化に伴い，内部回路の網羅的なテストを行うことが困難となってきております。このため， テスト容易性（テスタビリティ）を設計段階から考慮して設計することが重要です。

5. 4. 1

テスト容易性

テスト容易性（testability）は，回路の内部のテストが容易か否かを示す指標です。基本的には，以下 の2つの性質で表されます。 （1）制御容易性（Controllability） 回路の内部に対する，値の設定のしやすさを表します。 （2）観測容易性（Observability） 回路内部の値の観測のしやすさを表します。 定量化手法としては，いくつか提案されていますが，値を区別して，値0と値1に対しそれぞれ指標を 設定し，組み合わせ回路部分と順序回路部分に対する指標を区別して表現するものが，最も一般的とな っています。

5. 4. 2

テスト容易化手法

現在では，テスト容易化手法として，種々の手法が実用化されています。以下に一般によく採用され る手法を紹介します。 （1）アドホック法 （2）分離テスト （3）スキャンパス （4）Iddqテスト

（1）アドホック法 この方法は，定式化されたものではなく，回路に応じて，端子や制御論理を追加して，テスタビ リティを向上させるもので，テストのために信号用の入力端子や制御用のゲートを追加して，ある 程度，回路の内部の値を直接設定可能とし，制御容易性を向上させる方法と，回路の内部からの信 号を直接観測するために，テスト用の出力端子を追加し，観測容易性を向上させる方法がとられま す。

（2）分離テスト 各機能単位にその入出力をバス等を介して，直接入出力可能とする方式です。一般には，機能単 位に，その機能のすべての入出力端子をバスに接続し，セレクト信号により，テストすべき機能を 指定し，他の内部回路とは独立に，指定された内部の機能を直接テスト可能とする方式を示します。 196

テクニカル・ノート PQ10478JJ02V0TN

第5章

設計容易化および信頼性解析手法

（3）スキャンパス スキャンパスは，通常論理とは別に，フリップフロップをシフトレジスタとして構成可能な形と しておき，回路の内部論理に影響されず，直接，テスト用の入力端子から，回路内部のフリップフ ロップに値を設定可能とし，かつ，直接，テスト出力端子から，フリップフロップの値を観測可能 とする手法です。 スキャンパスには，種々の方式がありますが，値の設定と観測のために，シフト動作をさせるモ ードと，通常の動作をさせるモードとを，制御信号やクロック等により切り替え，テストを行うこ とを基本としています。 回路中の全フリップフロップにスキャンパス用のものを採用する方式を，フルスキャン，一部の フリップフロップのみに採用する方式を，パーシャルスキャンと呼びます。スキャンパスを採用し た場合，テストパターンが自動生成可能となることが，大きな長所ですが，パーシャルスキャンの 場合は，必ずしも十分な故障検出率のテストパターンが得られるとは限りませんので注意が必要で す。

（4）Iddqテスト Iddqテストは基本的には，CMOSのICに適用される技術です。これは，CMOSの正常なICが定常 状態（値が変化していない落ち着いた状態）では，非常に小さな電流しか流さず，欠陥が発生した 場合には，その部分が回路的に活性化されている場合に，大きな電流を流すという特性を利用して， 電源電流を計ることにより，テストを行う手法です。最近では，この手法を故障検出率を補完する ために使用するというケースが増えています。また，基本的に，回路のオーバヘッド（テストのた めに追加する素子等）がないため，安価なテスト手法としても注目されています。

5. 4. 3

テスト容易化手法の適用

このように，種々のテスト容易化手法がありますが，十分な故障検出率を得る必要があるという観点 とともに，回路面積（素子数）等を中心とするオーバヘッドに対する観点から，適材適所の手法を選択 していく必要があります。 一般的な例としては，設計ごとに内容の異なるランダムロジック部分に対しては，回路の一般的なテ スト手法であるスキャンパス手法等を採用し，アナログ系多機能IC等に関しては，機能分離テスト，ア ドホック法を採用する等があります。また，IddqテストはCMOSの回路に対する全体的な故障検出率の 向上手法として採用されるのが一般的です。

5. 4. 4

テストのためのツール

現在では，これらテストの実現のために種々のCADツールが開発され使用されています。これら，容 易 化 手 法 を 実 現 す る た め の ， 回 路 自 動 構 成CADをはじめ，テストパターンを自動生成するATG （Automatic Test Generator），作成されたテストパターンの故障検出率を測定する故障シミュレーシ ョン等が，代表的なものとして挙げられます。量産用に用いられるテストパターンは，品質保証上，高 い故障検出率が要求されますので，これらを有効に利用する必要があります。 テクニカル・ノート PQ10478JJ02V0TN

197

第5章

設計容易化および信頼性解析手法

また，これらの手法に対する制御を含め，ロジック系ICをテスタでテストするための制御や設定を行 うための，テスタ用テストプログラム自動生成ツールも実用化されて，アナログ系ICには機能ごとのプ ログラムチェックリスト等が活用されています。これら自動テストプログラム作成，プログラムチェッ クリストは，測定項目と測定条件等の設定の適切化による品質保証，およびテストプログラムの標準化 推進に重要な役割を果たしています。

5. 5 FMEA FMEAは Failure Mode and Effects Analysis の略称で，訳して「故障モード影響解析」といい，設計お よび製造工程における不完全な部分や潜在的な欠陥を見い出すことをねらいとした手法です。 これは，システムを構成する各要素について潜在的故障モード・潜在的故障影響度・潜在的原因メカニ ズムを想定・列挙し，そのモードの故障が起こった場合に，システム全体にどんな影響を及ぼすかを発生 度／影響度／検出度／重要度に分類しランク付けをすることにより，特に重大な影響を及ぼすものを見分 けて，順に対策を施し，そのモードの故障が起こらないようにすることが究極の目的です。 定量的な信頼性予測をすることが困難な未経験の新製品や非量産品などの信頼性を問題にする場合な どに有効です。 FMEAの実施手順は次のようになります。 （1）システムのすべての構成要素を列挙 （2）構成要素の故障により起こりうる故障モードを推定 （3）それがサブシステム，システム全体に与える影響を推定 （4）影響の度合いを判断 （5）効果的な予防対策を検討

これらを進めていくにあたっては，FMEAワークシートを使用します（表5−4に記入例を示します）。

198

テクニカル・ノート PQ10478JJ02V0TN

第5章

設計容易化および信頼性解析手法

表5−4 FMEAワークシートの記入例

機能または作業

故障モード

故障影響度

メカニズム

評価点

処置内容 重要度

潜在的故障原因

検出度

潜在的

影響度

潜在的

発生度

構成部品と

（工程管理）

工程

機能

ダイシ

ウエハを

チップクラ

特性不良

ブレードの劣化

1

4

1

4

ブレード摩耗管理

ング

分割する

ック

特性劣化

ウエハ接着剤が柔ら

2

5

3

30

外観チェック

チッピング マウン

チップを

チップはが

ト

リードフ

れ

レームへ

チップクラ

接着する

ック

ボンデ

チップの

A点，E点は

ィング

電極とフ

がれ

かくチップが動く オープン

温度が低い

ダイシング前にUV照 1

5

1

5

荷重が少ない

定期的荷重測定

特性不良

突き上げピンの劣化

2

4

1

8

オープン

温度が低い

1

5

1

5

定期的にピン形状チ ェック

荷重が少ない

定期的温度測定 定期的荷重測定

レームを 金線で接

定期的温度測定

ワイヤ強度測定 位置ずれ

ショート

誤認識

2

5

1

10

外観チェック

未充填

外観不良

射出時間

1

4

1

4

始業点検

続 モール

樹脂でチ

ド封入

ップを封

金型温度

定期的温度測定

止する

外観チェック ワイヤ流れ

ショート

射出時間

1

5

2

10

金型温度

始業点検 定期的温度測定 X線チェック

リード変形

ショート

プランジャーヘッド

2

7

2

28

の摩耗

外観チェック 2

2

28

リードフレーム

6

6

252

変更

半田付け

電流

1

2

6

定期点検

性

液組成

プランジャーヘッド のキズ

半田

リードに

メッキ

メッキを

メッキ厚

素子に捺

X線チェック リードフレーム構造

3

定期分析

施す 捺印

摩耗管理

メッキ厚チェック 誤捺印

混入

作業ミス

1

印する

5

1

5

外観チェック センサでの検出

テクニカル・ノート PQ10478JJ02V0TN

199

第6章 6. 1

はじめに

6. 1. 1 6. 2

半導体デバイスのご使用にあたって … 201 … 201

製品安全性について … 201

セット設計上の注意事項 … 202

6. 2. 1

デバイス選定上の注意事項 … 202

6. 2. 2

安全設計に関する注意事項 … 206

6. 2. 3

回路設計上の注意事項 … 208

6. 2. 4

熱設計上の注意事項 … 211

6. 2. 5

使用環境に関する注意事項 … 219

6. 3

包装，保管，運搬，取り扱い上の注意事項

… 222

6. 3. 1

収納ケースの取り扱い注意事項 … 222

6. 3. 2

包装上の注意事項 … 223

6. 3. 3

保管上の注意事項 … 223

6. 3. 4

運搬上の注意事項 … 223

6. 4

ESDに対する注意事項 … 223

6. 4. 1

静電気による半導体デバイスの劣化・破壊メカニズム

…

6. 4. 2

静電気に対する半導体デバイスの取り扱いの基本

223

6. 4. 3

静電気に対する半導体デバイスの取り扱い注意事項

6. 5

ラッチアップに対する注意事項 … 223

6. 6

測定上の注意事項 … 223

6. 6. 1

ICテスタ使用時の注意事項 … 223

6. 6. 2

検査・調整時のプロービング … 223

6. 7

デバイス実装上の注意事項 … 223

6. 7. 1

200

…

半田付け推奨条件 … 223

テクニカル・ノート PQ10478JJ02V0TN

…

223 223

第6章

半導体デバイスのご使用にあたって

6. 1 はじめに お客様の開発・製造するセットに対する所望の機能・性能，品質・信頼性および安全性の確保は，半導 体デバイスを供給する化合物デバイス事業部とデバイスをご使用いただくお客様の双方がそれぞれの役割 に応じた活動を推進することによってはじめて可能になります。 そのために化合物デバイス事業部が実施すべき事項は，半導体デバイスの品質・信頼性および安全性向 上のための設計・製造上の施策を講ずること，使用上の注意事項，制限事項を製品およびドキュメント類 に表示すること，用途にふさわしい製品を推奨すること等であり，半導体デバイスの開発・製造・販売に あたり，第1章で述べた様々な品質保証の施策を実施しています。 一方，セットを開発・製造するお客様に実施していただきたい事項は，セットに対する要求事項に適合 した品質・信頼性の半導体デバイスを選定すること，使用にあたってデバイスの持つ能力以上のストレス を加えないこと，セットに対し安全設計・安全対策を実施すること，および機能・性能，品質・信頼性お よび安全性の評価を使用前に十分実施すること等です。 以上の背景から，この章では，セットの品質・信頼性および安全性を確保するために必要な半導体デバ イスの使用上の注意事項として，セット設計，取り扱い，包装，保管，運搬，測定上および，ESD，ラッ チアップ，実装等に関する一般的注意事項について以下に述べます。 個々の半導体製品の具体的な注意事項は，この章の一般的注意事項をご理解のうえ，個々の製品ドキュ メントやマニュアルをご参照くださるようお願いいたします。

6. 1. 1

製品安全性について

半導体製品は通常，それ自体が危険（たとえば，有害な蒸気を発生する，etc.）ということはありま せん。したがって，安全性について考慮すべきは，実際の使用状態でお客様のセットにおいて安全に使 っていただくこと／発火に対する耐量を高くすること，セットの用途が済んで廃棄の段階で環境への負 担を少なくすることになります。 お客様のセットにおいて安全に使っていただくために，お客様が設計するうえで必要な情報を各種資 料として用意し提供しております。 実使用状態における発火の耐量を高めることについては，樹脂封止型半導体製品に対しUL規格により 難燃性の確認された樹脂を使用することで確認しております。この点については，製品の性質により， 製品自体でUL認証を受けるもの，UL規格に適合した樹脂を使うもの等種々あります。 廃棄段階における環境への負担を軽くするための施策として，製品アセスメント審査において安全・ 環境保全の観点からの審査を行っています。

テクニカル・ノート PQ10478JJ02V0TN

201

第6章

半導体デバイスのご使用にあたって

6. 2 セット設計上の注意事項 6. 2. 1

デバイス選定上の注意事項

（1）用途に関する注意事項 半導体デバイスを使用する際の第一の要件は，用途にふさわしいデバイスの選定，すなわち，使 用する電子機器に要求される品質・信頼性に適合した品質・信頼性を有する半導体デバイスの選定 です。NECエレクトロニクス化合物デバイス事業部では，表6−1に示すように，半導体デバイスの 用途を，これを使用した電子機器の生命，財産，社会，環境に対するリスクの大きさにより，一般 用途，特別用途，特定用途に3分類しています。

表6−1 半導体デバイスの用途分類 用途分類 一般用途

特別用途

特定用途

電

子

機

器

例

コンピュータ，OA機器，通信機器，計測機器，AV機器，家電製品，パーソナル 機器，工作機械，産業用ロボット等 輸送機器（自動車，列車，船舶等），交通用信号機器，防災／防犯装置，各種安 全装置，生命維持を直接目的としない医療機器，健康器具等 航空機器，宇宙機器，海底中継機器，燃焼制御機器，原子力制御システム，生命 維持のための装置，システム，または医療機器等

標準品の使用可否 使用可 品種により 使用可／不可 不可

NECエレクトロニクス化合物デバイス事業部が設計・開発，製造，販売する半導体デバイスは， データ・シート，テクニカル・ノート，納入仕様書等に特段の記載がないかぎり，NECエレクトロ ニクス標準品であり， 一般用途の電子機器に使用することを意図したもので， 生命にかかわる機器， 財産，社会，環境に大きな損害を及ぼす恐れのある特別用途，特定用途の電子機器に使用すること を意図して設計・開発・製造したものではありません。したがって，NECエレクトロニクス標準品 を，そのままでは特別用途に使用することはできません。 お客様はNECエレクトロニクス化合物デバイス事業部の責任者の文書による承諾を得ずに，「航 空機器」，「宇宙機器」，「海底中継機器」，「燃焼制御機器」，「原子力制御システム」，「生 命維持のための医療機器」等の特定用途に使用しないでください。 特別用途，特定用途の電子機器に供する半導体デバイスは，用途にふさわしい高信頼度を確保す る必要があります。そのため，特別用途に対しては，NECエレクトロニクス標準品の使用可否検討 が必要であり，特定用途に対しては，標準品より格段高い品質・信頼性水準の半導体デバイスを開 発する必要があります。 NECエレクトロニクス標準品は，デバイスの種類（ディスクリート，IC等）により，その品質・ 信頼性水準は大きく異なっており，使用にあたり品質保証プログラムの追加を要するデバイスもあ ります。

202

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

NECエレクトロニクス標準品を特別用途の電子機器に使用する際には，事前に使用可否に関する 十分な評価とNECエレクトロニクス化合物デバイス事業部の文書による許諾が必要です。文書によ る許諾は納入仕様書の発行をもって代えることができます。 特定用途の電子機器に使用する半導体デバイスは，NECエレクトロニクス標準品の品質保証プロ グラムに代わって，設計，製造，検査の全工程に渡る特別な品質保証プログラムが必要です。 この保証プログラムは，特定用途の電子機器を設計・製造するお客様の品質に関する要求事項（デ バイスの要求品質または要求保証プログラム）に適合していなければなりません。NECエレクトロ ニクス化合物デバイス事業部は，特定用途の電子機器に使用する半導体デバイスのご要求があった 場合には，供給の可能性を検討させていただき，供給可の場合には，お客様のカスタム品として， 品質保証契約書または協定書および納入仕様書で文書対応することで要求を受諾させていただきま す。 NECエレクトロニクス化合物デバイス事業部の半導体製品を，一般用途以外の用途（特別用途， 特定用途，その他高信頼性を要する用途等，一般的電子機器へのご要求を越えた品質信頼性が必要 とお客様が判断される用途）の電子機器にご使用をお考えのお客様は，必ず事前にNECエレクトロ ニクス化合物デバイス事業部販売窓口までご相談いただきますようお願いいたします。 デバイスの選定・使用にあたって，これらの用途にNECエレクトロニクス標準品を，NECエレク トロニクス化合物デバイス事業部の責任者の文書による許諾なしにご使用しないようにお願いいた します。

（2）規格選定上の注意事項

（a）最大定格 半導体デバイスの最大定格は一般に「絶対最大定格」として規定しています。絶対最大定格と は，「瞬間たりとも超過してはならない限界値で，また2項目以上規格値が定められているとき， どの2つの項目も同時に達してはならない限界値」であるとJIS C 7032に規定されています。 絶対最大定格は電圧，電流，電力および温度について与えられ，個別規格に定められています。 半導体デバイスを選定する際は，個別データ・シートなどを参照のうえ，絶対最大定格を十 分満足するよう配慮してください。

（b）ディレーティングについての配慮 ディレーティングとは，「信頼性を改善するために，計画的に負荷を定格値から軽減するこ と」とJIS Z 8115で定義されています。システム設計の段階でサージ，ノイズなどについても 考慮した適切なディレーティングが必要です。 ディレーティング特性は，デバイスの種類によっても異なりますが，電圧，電流，電力など の電気的ストレス，周囲温度，湿度などの環境ストレスのディレーティングが一般的です。 特に，パワーデバイスについては放熱板の設計条件からも制限されます。最大定格に対して どの程度のディレーティングを行うかにより信頼度に大きく影響しますので，ディレーティン テクニカル・ノート PQ10478JJ02V0TN

203

第6章

半導体デバイスのご使用にあたって

グについて十分配慮してください。

（c）トランジスタの安全動作領域 トランジスタが誘導性負荷回路でのスイッチング素子として使用される場合，最大定格の他 に安全動作領域（SOA：Safe Operating Area）を配慮することが重要です。 安全動作領域は図6−1に示すように次の4要素によって規定されます。

①

領域Ⅰ……IC(ID) MAX. コレクタ（ドレーン）電流定格によって制限される領域。

②

領域Ⅱ……Dissipation Limit 全損失（熱抵抗）によって制限される領域。 直流（DC）は熱抵抗（Rthj−c）によりますが，パルスは図6−2のような過 渡熱抵抗 Δ Rthによります。

③

領域Ⅲ……S/b（Secondary breakdown）Limit 二次降伏によって制限される領域。 この領域を越えて故障するメカニズムは，3. 3. 5項を参照ください。 なお，ケース温度に対するディレーティングを図6−3に示します。

④

領域Ⅳ……VCEO(VDSO) MAX. コレクタ（ドレーン）電圧定格によって制限される領域。

図6−1 安全動作領域（バイポーラトランジスタ）の例 10 PW

IC (pulse) MAX.

= 10 3 m m s s

D IC (DC) MAX.

C

D

is

si

3

pa

tio

n

Li

1

0.3

1. TC = 25ºC 2. Dissipation Limit領域はケース温度および Duty Cycleによってディレーティングして  ください。 3. S/b Limit領域は，単体パルスです。また，  ケース温度によってディレーティングして  ください。 3 10 30 コレクタ・エミッタ電圧 VCE (V)

テクニカル・ノート PQ10478JJ02V0TN

VCEO MAX.

it

Lim

（注）

0.1 1

204

it

S/b

コレクタ電流 IC (A)

m

100

第6章

半導体デバイスのご使用にあたって

図6−2 過渡熱抵抗特性の例 VCB = 10 V IC = 3.0 A Duty = 0.001

過渡熱抵抗 ΔRth (ºC/W)

30

10

し

クな

ン トシ

ヒー

3

付

シンク

ヒート

Rth =

の 2.5ºC/W

1

0.3

0.001

0.01

0.1

1

10

パルス幅 PW (s)

(注) TC > 25ºCのときは， 安全動作領域の電流値に このディレーティング ファクタをかける。

100

S/b

80

D

is

Lim

it

si

60

pa

tio

n

40

Li

m

it

20 0

25

50

75 100 125 150 175 200 225 250

ディレーティングファクタ (%)

ディレーティングファクタ (%)

図6−3 安全動作領域ディレーティングカーブ

100 80 60

S/b

D

is

Lim

it

si

pa

(注) TC > 25ºCのときは， 安全動作領域の電流値に このディレーティング ファクタをかける。

tio

n

Li

m

40

it

20 0

25 50

75 100 125 150 175 200 225 250 275 300 ケース温度 TC (ºC)

ケース温度 TC (ºC) (a) TjMAX. = 150ºCの場合

(b) TjMAX. = 175ºCの場合

（3）パッケージの選定 半導体デバイスのパッケージは，金属封止，セラミック封止，ガラス封止，低融点ガラス封止（サ ーディップ）等のハーメチック（気密）封止タイプと，プラスチック（樹脂）封止タイプの2種類 に分類されます。 また，実装形態により，リード挿入タイプ（THD：Through-Hole-Device）と表面実装タイプ（SMD： Surface-Mount Device）に分類されます。 最近では，半導体デバイスを使用するセットの高機能化，小型化，低コスト化の進展により，IC テクニカル・ノート PQ10478JJ02V0TN

205

第6章

半導体デバイスのご使用にあたって

はますます高集積化され，それに伴って多ピン化，薄型化が，Trもパッケージの小型・薄型化が計 られ，また，構造，実装方法の多様化が進んできています。 お客様のセット（機器またはシステム）に使用する半導体デバイスのパッケージ（封止タイプ， 形状，リード等）は，セット（機器，またはシステム）の使用目的，大きさ，形状，使用環境，信 頼性目標，デバイスの実装条件等のセットに対する要求事項に照らして総合判断し，多様なパッケ ージの中から最適なものを選定することが必要です。 セット設計にあたって，パッケージから見たデバイスの選定は，パッケージの形状，機能・性能， 信頼性等の実力が上述のセットの要求事項に適合したものを選択してください。 なお，具体的なパッケージの種類，規格は化合物デバイス事業部ホームページの製品情報を参照 ください。 URL http://www.ncsd.necel.com/index_j.html

6. 2. 2

安全設計に関する注意事項

（1）安全設計とは ヨーロッパのEC機械指令や米国のMIL規格（MIL-STD-882）では，製品，機器，システムに対し， およそ以下のような安全設計の原則が規定されています。 ①

リスクを最小にする設計をすること（安全設計の原則Ⅰ）。

②

除去できないリスクに対し，安全装置または保護手段を採用しリスクを軽減すること（安全 設計の原則Ⅱ）。

③

安全装置または保護手段の採用後も残余のリスクがある場合には，警告表示を行うこと（安 全設計の原則Ⅲ）。

④

保護具の着用等を含む作業手順，必要なトレーニングを明確にし，ユーザに知らせること（安 全設計の原則Ⅳ）。

ここでいうリスクとは，製品や機器から起こる被害発生の確率とその大きさの程度をいいます。 被害発生の大きさは，人命，財産，環境の被害の程度で測られます。 PL法では，製造物の欠陥の存在は，製造物（製品，機器等）の効用・有用性とこのリスクの大き さとの相関で，設計上，社会通念上許容できないリスクが存在する場合に判例上認定されます。製 造物に起因する人命，財産，環境の損害があった場合，欠陥の存在が認定されたならば，製造者の 賠償責任が問われることは周知のとおりです。 製品，機器に対する安全設計とは，製品，機器に起因する人命，財産，環境等の損害発生の防止 を目的とし，これら損害発生のリスクを除去するか，許容リスク以下に減らすための上記①∼④の ような設計上の対策を行うことをいいます。 半導体デバイスを使用したセット（電子機器等）に対し，上述のEC指令やMIL規格が適用される か否かにかかわらず，安全設計を行うことは，セットを企画・設計・開発・製造するお客様の顧客 や社会に対する安全上の責任から，必須であることは明らかです。 化合物デバイス事業部も，半導体デバイスの品質・信頼性および安全性の保証／確保のために， 206

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

半導体デバイスの故障や欠陥を除去または軽減するためのあらゆる設計上，製造上，表示上の対策 を実施しています。このことは，本書全般の記載内容からもご理解していただけるものと確信して います。 以上の背景から，化合物デバイス事業部の半導体製品のデータ・シート，テクニカル・ノート等 のドキュメント類に，以下の内容の注意書きを載せています。

「当社は，当社製品の品質，信頼性の向上に努めておりますが，当社製品の不具合が完全に発生 しないことを保証するものではありません。当社製品の不具合により生じた生命，身体および財 産に対する損害の危険を最小限度にするために，冗長設計，延焼対策設計，誤動作防止設計等安 全設計を行ってください。」

（2）システム・セーフティの概念 半導体デバイスを使用するセットまたは電子機器の大半は，ハイテク製品に代表されるようなシ ステム製品であり，お客様で製造およびお客様の社外から調達した多数の部品，材料，コンポーネ ント，ソフトウエア，サブシステム等を目的にあわせてインテグレートして完成させたものです。 しかも，このようなシステム機器は，ユーザにおいて，さらに第三者の製造したシステム機器と組 み合わせて使用されることが多くなります。 したがって，システム機器の安全は，機器を構成する部品，材料，コンポーネント，ソフトウエ ア，サブシステム，および第三者のシステム機器の機能や安全に深くかかわっていることは明らか です。 システム機器に対する安全設計は，プロダクト・セーフティ（PS）の発想ではなく，MIL-STD-882 に規格化されたシステム・セーフティの概念に基づいて行うことが必要不可欠です。 システム・セーフティの概念とは，システムの安全を最適化する体系化されたエンジニアリング およびマネジメントの手法であり，その特徴は，次の2点に要約されます。 ①

部品，材料，コンポーネント，ソフトウエア，サブシステム，システム，システムを使用す る人，使用環境等の間に存在するインタフェース条件を明確化し管理すること，およびそのリ スクに関する責任分担を明文化すること。

②

システムの企画段階から設計・開発・製造・運用・廃棄にいたる全ライフサイクルの各フェ ーズでのリスクを評価し，リスクの除去または低減を計ること。

化合物デバイス事業部は，このようなシステム・セーフティの考え方に基づいてお客様がセット に対する安全設計を行っていただくことを希望します。

（3）半導体デバイスの使用にかかわるセットの安全設計 半導体デバイスを使用したセットを設計する際に， このシステム・セーフティの考え方に立って， セットの全ライフサイクルに渡って各フェーズでの半導体デバイスの故障，欠陥によるリスクを評 価して，リスクを除去または許容リスク以下まで低減する安全設計が必要です。 半導体デバイスの使用にかかわるセットの安全設計では，第一に用途に適合した品質・信頼性， テクニカル・ノート PQ10478JJ02V0TN

207

第6章

半導体デバイスのご使用にあたって

安全性を有する半導体デバイスの選定であり，第二に印加ストレスの軽減が最も重要な要素です。 セットに対する許容リスクの大きさは，用途に依存し，前述した特定用途に対する許容リスクは 最も厳しく小さいものです。そのため，その許容リスクに見合う高信頼性，または低故障率の半導 体デバイスを選定することが必要です。 半導体デバイスの信頼性または劣化や故障は，半導体デバイスに印加されるあらゆるストレス（電 圧，電流，電力，温度，湿度，振動，衝撃等の機械的ストレス，熱的ストレス，電磁波，光，放射 線，腐食性ガス，塵埃，その他等）の大きさにも依存します。 したがって，セットの設計条件，使用条件，環境条件等を，各ストレスに対し，半導体デバイス に許容されるストレスの限界内に設定するだけでなく，できるだけディレーティングしたストレス 強度に設定する配慮が必要です。 このように，セットに対し適切な品質・信頼性，安全性を有するデバイスの選定および印加スト レス強度の適切なディレーティングを行うことにより，半導体デバイス自身の故障，欠陥のリスク を除去または減少させ，半導体デバイスの故障や欠陥によるセットのリスクを，除去するか，許容 リスク以内に低減することが可能になります。

6. 2. 3

回路設計上の注意事項

（1）一般的注意事項 信頼性設計，ノイズ，外部ストレスによる誤動作または機能劣化防止，安全設計等のため，また CMOS ICは，ラッチアップ現象の発生により，動作異常または破壊を招くことが分かっています（な おラッチアップの発生のメカニズム，耐量の試験方法およびデバイス設計上の対策については3. 2 主な故障モードとメカニズムを参照ください）。

以下の対策を回路設計時には配慮してください。 （a）電圧，電流，電力，周囲温度等は，最大定格値内とし，ディレーティングして設定するとと もに，特性の変動幅を考慮する。 （b）放熱設計に十分注意し，周囲温度をできるだけ低くする。 （c）半導体製品に印加される電源電圧の変動は±10%程度以下に抑える。 （d）接地ラインを独立させる。 （e）電源ラインのサージはフィルタ等を挿入して減衰させる。 （f）プリント板上の電源ラインのノードごとにサージやノイズ除去周波数に合ったコンデンサを電 源-GND間に挿入する。 例；高周波用フィルタとして0.01∼0.1μF 低周波用フルタとして10∼100 μF （g）プリント板上の長い配線は対地インピーダンスの低いシールド線を使用する。 （h）ノイズ発生源と並列に高周波性能の良いダイオード，コンデンサを挿入し，ノイズレベルを 抑圧する。 208

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

（i）使用回路のノイズマージンを大きくするための補正回路を設定する。 （j）外部ストレスとなる因子（ノイズ，サージ，振動，周囲温度，環境等）に十分注意する。 （k）使用中に静電気等を発生させない，もしくはその影響をできるだけ避ける。

（2）ICを使用したシステムの回路設計上の注意事項

（a）電源投入時の注意 ICは，電源を投入してからリセット信号が入力されるまでの時間，過電流が流れ，結果的に 破壊することがあります。この過電流は，電源の投入前に，IC内部がフローティングしていて， イニシャライズされていない場合に発生します。リセット信号が入力されることにより，IC内 部は，イニシャライズされ，過電流は消滅します。パワーオンリセット回路を内蔵したICでは， このような過電流が流れることはありません。 図6−4に示すように，ICの入出力兼用端子を入力モードとして使用する場合には，信号を出 力する外部出力回路がこの端子に接続されます。ところが，電源を投入した直後はIC内部がイ ニシャライズされていないため，IC内部の出力許可信号がアクティブ（ハイレベル）になって いるかもしれません。したがって，IC内部の出力バッファと外部出力回路が互いに異電位を出 力している場合には，数十mA以上の過電流が流れます。なお，リセット信号が入力されれば， 入出力兼用端子は入力モード（出力許可信号がインアクティブ）となり，過電流は流れなくな ります。 このような電源投入時の過電流による破壊を防止するため，以下のような対策をしてくださ い。

①

外部出力回路と入出力兼用端子との間に1 kΩ程度の抵抗を挿入し，電流を制限する。た

だし，この場合，抵抗により外部出力回路からの出力信号の伝搬スピードが遅くなるので 注意が必要です。 ②

パワーオンリセット回路をICの外部に設け，電源投入と同時にリセット信号を入力する。

テクニカル・ノート PQ10478JJ02V0TN

209

第6章

半導体デバイスのご使用にあたって

図6−4 リセット信号入力端子を持つICの例

VDD

VDD 過電流

出力データ p

p

n

n 入出力兼用端子 抵抗を挿入することで 電流制御できます。

出力許可信号

外部出力回路 入力バッファ 3ステート出力バッファ

（b）負荷駆動時の注意 IC出力回路は，出力電流として最大何mA流せるかが定格として定められています。図6−5 のようなLED駆動における電流制限抵抗や図6−6のようなオープン・ドレーン端子のプルアッ プ抵抗が小さすぎると，過電流でICを破壊する危険性があります。出力電流が定格値を越えな いようそれぞれ抵抗値を決めてください。

図6−5 負荷駆動時の注意1

図6−6 負荷駆動時の注意2 VDD

VDD VDD LED

プルアップ抵抗

電流制限抵抗

p

n

n

出力電流

出力電流

210

テクニカル・ノート PQ10478JJ02V0TN

第6章

6. 2. 4 （1）概

半導体デバイスのご使用にあたって

熱設計上の注意事項 要

実使用における熱の影響は半導体デバイスの信頼性に大きく影響を及ぼします。 特に近年，短小， 軽薄，高速化が進むにつれて無視できない状況となっています。 一般に半導体デバイスの動作接合温度は，デバイスの置かれる周囲環境とデバイス自体からの発 熱による接合温度上昇の相互作用で決まります。ここでは，半導体デバイスの熱抵抗に関し，熱の 伝搬，熱抵抗，測定方法と計算方法について述べます。

半導体デバイスの構造 本題に入る前に半導体デバイスの構造について示します。 図6−7はSMDをプリント基板に実装した一例です。

図6−7 SMDをプリント基板に実装した例

ボンディングワイヤ

プラスチック樹脂 チップ

リード

実装半田

Agペーストまたは 共晶ソルダ アイランド

PWB

テクニカル・ノート PQ10478JJ02V0TN

211

第6章

半導体デバイスのご使用にあたって

（2）熱の伝搬 熱の伝わり方は，一般に伝導，対流，輻射の3通りであり，SMDにおいては図6−8に示すとおり， 伝導，対流によって決定されます（それぞれの原理についての説明は省略）。 接合部から発生した熱は熱伝導により各部に伝わり，その後SMDの表面から対流によって外気に 放出されます。 ただし，SMD裏面とPWBの空間部では，隙が狭い（1 mm以下）ことから対流が起こらないため 断熱状態となります。 この熱の伝わりやすさ（にくさ）を熱抵抗で表します。

図6−8 SMDの熱の伝わり方

対流 伝導

接合

（3）熱 抵 抗 簡単に半導体デバイスの熱抵抗について説明します。図6−9は熱抵抗の等価回路を示したもので す。

図6−9 熱抵抗の等価回路

r c–a

r j–c 接合 Tj

ケース Tc 周囲空気 TA

212

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

半導体デバイスの熱抵抗を熱の伝わり方から細分化すると次のように分かれます。 ・熱伝導：接合部からケースまでの熱抵抗（ Rthj ・対流

−c）

：ケースから周囲空気までの熱抵抗（ Rthc − a ）

式で表すと次のようになります。

（Rthj − a） = （Rthj − c） + （Rthc − a）

実使用状態においては，半導体デバイスがPWB等に実装されるとケースからPWBに熱伝導が起 こり，放熱面積が広がります。 したがって，実装によって（ Rthc − a ）を下げることができます。 （4）熱抵抗の測定

熱抵抗の測定に関して，Δ VBE法（バイポーラTr），Δ VDS法（MOS FET），Δ VGS法（GaAs FET） などが用いられますが，ここではΔ VBE法を紹介します。

Δ VBE法とは，TrのVBE(ON)の温度依存性を利用し，被測定Trに電力を印加し，VBE(ON)の変動値から 熱抵抗を求める方法です。 等価回路および測定タイミングを図6−10に示します。

図6−10 等価回路および測定タイミング

被測定 Tr

IF

SW

IM

IE

V

VCB

VCB IM

Rth =

IF

ΔTj Po

VB

ΔVBE α Po = (VCB +VBE)(IF +IM) = VCB × IF ただし，VCB >> VBE, IF >> IM の場合による。

ΔTj =

ΔVBE

Time

実際に測定する場合は，半導体デバイスの熱源と同等のTrチップをパッケージに搭載して，疑似 的に行うことが一般的になっています。

テクニカル・ノート PQ10478JJ02V0TN

213

第6章

半導体デバイスのご使用にあたって

（5）実 測 例

図6−11は20ピンQFNパッケージの過渡熱抵抗測定例です。

図6−11 20ピンQFNパッケージの過渡熱抵抗測定例

熱抵抗値（℃/W）

1000

100

10 0.1

1

10

100

1000

10000

パルス幅（sec）

（6）熱抵抗計算式

熱抵抗評価データを要因ごとに分析し，熱抵抗の計算式を導き出しました。以下はその計算式で す。 ただし，特殊パッケージ（ヒートスプレッダなど）については個別に測定が必要となります（実 使用に関しては，使用環境（周囲温度，風の有無など）によって大きく影響されます）。

214

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

・DIP, THDパッケージ

（Rthj − a）

= （Rthj − c） + （Rthc − a） VT 0.922 （Rthj − c） = 6.15 × 10 −2 0.80 lR × S I 1.16 × a 0.546 −0.705 （Rthc − a） = 320S A （ただし，SA が15 cm2 以下の場合による。） （ Rthj − a ）：接合-周囲空気間熱抵抗［℃/W］ （ Rthj − c ）：接合-ケース間熱抵抗［℃/W］ （ Rthc − a ）：ケース-周囲空気間熱抵抗［℃/W］

λR ：樹脂の熱伝導率［J/cm・sec・k］

SI ：アイランド表面積［cm 3 VT ：ICの体積［cm ］

2

］

a ：熱源面積［cm2］ S A ：ICの表面積［cm2］ ・SMDパッケージ

− a） = （Rthj − c） + （Rthc − a） 1 （Rthj − c） = 0.295 0.512 0.276 0.50 × λL × S IL × a 0.254 λR

（Rthj

（Rthc − a）

−0.629

= 260S A 1 − 0.629 （Rthc − a） = 260S A 2

（50 mm×50 mm×1.6 mm全Cu 箔ガラエポPWB） （ Rthj − a ）：接合-周囲空気間熱抵抗［℃/W］ （ Rthj − c ）：接合-ケース間熱抵抗［℃/W］ （ Rthc − a ）：ケース-周囲空気間熱抵抗［℃/W］

λR ：樹脂の熱伝導率［J/cm・sec・k］ λ R ：L/Fの熱伝導率［J/cm・sec・k］

2

S IL ：アイランド-リード対向面積［cm ］

a ：熱源面積［cm2］ S A ：ICの表面積［cm2］ ・パワーパッケージ

パワーパッケージについては，一般的にヒートシンク（放熱板）に取り付けられて使用され ることから，DIP, SMDパッケージとは異なり（ Rthj − c ）（接合-ケース間熱抵抗）が大きな 意味を持ちます。図6−12は電源等で使用されるT-92パッケージをヒートシンクに取り付けた 状態の略図です。

テクニカル・ノート PQ10478JJ02V0TN

215

第6章

半導体デバイスのご使用にあたって

図6−12 パッケージをヒートシンクに取り付けた状態の略図

熱の経路 チップ

ボンディングワイヤ

半田

リード

ステム シリコングリース

ヒートシンク（放熱板）

止めネジ

この場合熱の伝わる経路は，チップから半田，ステム，シリコングリースを通ってヒートシ ンクとなります。 これらのICは用途上，できるだけ消費電力を大きくする必要があるため，ICを構成している 各部の熱抵抗を厳密に求める必要があります。 以下にその計算式を示します。

− a） = （Rthj − c） + （Rthc − a） （Rthj − c） = Rth( p) + Rth( s) + Rth(c) （Rthj

Rth( p) = 0.65a − 2 2.47l P

2

Rth( s) = 0.33(a + 2l P ) − 2 108.5l S

2

Rth(c) = 0125 . (a + 2l P + 2lS ) − 2 5.67lC （Rthc − a）

= 310S A

2

−0.789

（ Rthj − a ）：接合-周囲空気間熱抵抗［℃/W］ （ Rthj − c ）：接合-ケース間熱抵抗［℃/W］ （ Rthc − a ）：ケース-周囲空気間熱抵抗［℃/W］

Rth( p) ：チップの熱抵抗［℃/W］ Rth( s) ：半田の熱抵抗［℃/W］ Rth(c) ：ステムの熱抵抗［℃/W］ lP ：チップ厚-接合深さ［cm］ lS ：半田厚［cm］ lC ：ステム厚［cm］ S A ：ICの表面積［cm2］

216

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

補足「パワーパッケージにおける過渡熱抵抗」

図6−13に示す長さLのバーにおいて輻射，対流を無視すると熱源側からみた過渡熱抵抗は， Mortenson理論により次式となります。

図6−13 パワーパッケージにおける過渡熱抵抗

熱源（面積A）

x L

⎡ ⎡ ⎛ n 2π 2 dt ⎞ ⎤ ⎤ exp ⎢− ⎜ ⎟⎥⎥ ⎢ ⎝ 4 L2 ⎠ ⎦ ⎥ 8 ∞ ⎢ ⎣ θ (t ) = θ0 ⎢1 − 2 ∑ ⎥ n2 π n =1,3,5... ⎢ ⎥ ⎢⎣ ⎥⎦ t < 01 . τ 1 のとき

θ ( t ) = θ0

t L t = 2τ 1 λA 2τ 1

（1）

2

⎛ 2 L⎞ ⎛ 1⎞ τ1 = ⎜ ⎟ × ⎜ ⎟ ⎝ π ⎠ ⎝ k⎠

k=

λ Cp ρ

実際には，Trの場合通常伝導物質の面積より熱源面積の方が小さいため，45°モデルを用い ることにします。 図6−14に45°モデルを示します。

テクニカル・ノート PQ10478JJ02V0TN

217

第6章

半導体デバイスのご使用にあたって

図6−14 45°モデル

熱源（一辺 a）

45º x1 x

このときの飽和熱抵抗は

θ0 =

1

x1

dx

λ ∫ (a + 2 x) 0

（2）

これを積分すると

θ0 =

1 ⎛1 1 ⎞ ⎜ − ⎟ 2λ ⎝ a a + 2 x1 ⎠

（3）

ここで（3）を（1）に代入し，過渡熱抵抗を求めると次のようになります。

θ (t ) =

1 ⎛1 1 ⎞ t ⎜ − ⎟ 2λ ⎝ a a + 2 x1 ⎠ 2τ 1

（4）

実際のICにおいてはチップ，半田，ステムと多重構造となっているため，（4）式を使って それぞれに計算することができます（実験と一致）。

（7）ま と め

短小，軽薄，高速化が急速に進んでいる最近の状況をみると，熱の問題は信頼性に対してかなり 大きな要因となってきています。また，半導体デバイス単体で熱抵抗を下げることも限界に近づい てきております。 こうした背景をみますと，今後は半導体デバイスが搭載されるシステム全体での熱設計の比重が 必然的に高くなってくるものと考えられます。 したがって，半導体メーカ各社とも熱抵抗に関するノウハウをオープンしていかなければならな いものと確信します。

218

テクニカル・ノート PQ10478JJ02V0TN

第6章

6. 2. 5

半導体デバイスのご使用にあたって

使用環境に関する注意事項

ここでは，半導体デバイスが組み込まれたセットや電子機器の保管時，および動作時における半導体 デバイスの環境についての注意事項について述べます。

（1）温度環境

保管時（非通電時）のセットは，半導体デバイスの保存温度の最大定格範囲以内の温度環境に置 くことが必要です。 半導体デバイスの電気的特性は，温度に対し敏感な温度依存性があります。所望の電気的特性を 得るには， 周囲温度またはケース温度は少なくとも動作保証温度範囲に制限しなければなりません。 また半導体デバイスの劣化を防ぎ，寿命を保証するためには動作温度は最大定格をディレーティン グして使う必要があります。 動作時（通電時）のセットでは，セット内の半導体デバイスは，保管時のセットに比べて，周囲 温度またはケース温度は上昇します。セットの使用環境温度およびセット内の温度上昇を考慮のう え，半導体デバイスの周囲またはケース温度は，電気的特性および寿命の確保できる温度設計が必 要です。

（2）湿度環境

セット内での半導体デバイスの湿度環境は，保管時，動作時にかかわらず，40∼75%RH程度を 維持できるようセット設計上，使用上の配慮をお願いします。 また，密閉した部屋または急激な温度変化のある場所等では，結露のおそれがありますので，セ ットの使用を避けるようご配慮ください。 高湿度または水分の結露する環境で長期間使用すると，樹脂封止の半導体デバイスでは，気密が 完全ではないため， 水分が樹脂内部に侵入し， 半導体チップの劣化や故障が起こる場合があります。 また，最近の半導体デバイスでは，多ピン化されそれに伴ってピンピッチ（リードピンの間隔）が 狭くなっているため，プリント基板上でピン間リークが起こりやすく，誤動作の原因になります。 セットの使用目的，場所から，高湿度での使用が避けられない場合には，半導体デバイスおよび プリント基板表面に適切な防湿処理が必要です。 一方，低湿度環境で使用すると，静電気の発生と放電による半導体デバイスの劣化または破壊が 問題になります。低湿度環境での使用が避けられない場合には，6. 4項で述べるESD対策が必要で す。

（3）強電磁界

セット内の強電磁界を発生する電源または，セット近傍にある強電界，強磁界を発生する機器（た とえば，OA機器，生産機械装置等）から，セットまたはセット内回路は電磁妨害に曝されます。 これらの電磁妨害には，電源ラインや電話線を伝わる伝導ノイズや電磁波として伝わる輻射ノイズ があります。これらのノイズにより，半導体デバイスまたは回路は，ノイズが発生したり，誤動作 する場合があります。 テクニカル・ノート PQ10478JJ02V0TN

219

第6章

半導体デバイスのご使用にあたって

電磁妨害による回路機能障害の発生を防止するためには，プリント基板上の回路のレイアウトパ ターンの最適化，電源，接地ラインの太線化，シールド線の使用，半導体デバイスまたは回路への 電磁シールドの取り付け等の設計上の配慮が必要です。

（4）放射線

耐放射線設計をしていない半導体デバイスは，放射線や強い宇宙線の被爆を受けると劣化し，動 NECエレクトロニクス標準品の半導体デバイスは，特段の記載がないかぎり， 作不良を起こします。

耐放射線設計をしていません。放射線の発生または被爆を受ける環境で使用する場合には，半導体 デバイスまたは回路を放射線や宇宙線から遮蔽する設計上の対策が必要です。

（5）腐食性ガス，塩気，塵埃，油気等 SO, NOガス等の腐食性ガス，強い塩基のもとで使用すると，半導体デバイスは，リードが腐食

したり，特性劣化が発生します。特にこの環境下に，高湿度環境が重なると，劣化の進行速度は増 し急速に劣化したり，リード間化学反応によりリークが発生し増大します。 塵埃，油気の多い環境下で使用の場合も，プリント基板上に堆積した塵埃または油脂は保湿しや すくそのため，上記と同様の劣化やリード間リークが起きます。 そのため，このような環境下で使用を避けるか，または避けられない場合には，これらの劣化や リード間リーク等を防止するセット設計上の配慮が必要です。

（6）振動，衝撃，応力

半導体デバイスのプリント基板等への実装時からセットの使用時にいたるセットのライフサイク ル全般に渡って，半導体デバイスに振動，衝撃，機械応力，熱応力ができるだけかからないよう， セット設計上，製造，保管，運搬，使用上の配慮をお願いします。 半導体デバイスに強い振動，衝撃，機械応力，熱応力が加わると，信頼性の低下や断線，パッケ ージまたはチップクラック等が起きます。特に，デバイス実装時の機械的衝撃，熱衝撃や，セット 運搬，使用中の強い振動，衝撃に注意願います。

（7）光の影響

半導体には光電効果があることが知られており，半導体デバイスに光を照射すると，起電力が発 生したり，誤動作を起こす場合があります。 このような光によるリークや誤動作を防止するために，半導体デバイスに日光，紫外線，蛍光灯 等の不要な光が照射されないよう，セット設計上の配慮が必要です。

（8）発煙，発火

半導体デバイスは不燃性ではないので，過電流が流れると発煙，発火する場合があります。また， その場合に有毒ガスが発生することもあります。 このような状態を起こさないため，動作時またはショート故障時にも過電流が流れないよう，電 220

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

源と半導体デバイス間にシリーズ抵抗を挿入する等の過電流防止対策が必要です。 その他， 発熱体， 発火物および引火物の近くでセットを使用しないよう，セット取り扱い上の表示対策が必要です。

（9）外部ノイズ

プリント基板の配線（入出力信号や信号線など）が長い場合，外部誘導などによるノイズやサー ジの影響を受けやすく，デバイスによっては誤動作を引き起こす可能性があります。 その対策として配線を長くしないようにしたり，インピーダンスを低くしたり，ノイズ除去回路 挿入などの保護対策が必要です。

（10）電磁妨害

電磁妨害波の種類としては，電源線や電話線を伝わる伝導ノイズ，機器から電磁波として直接放 射される輻射ノイズがあり，測定や対策方法は異なります。 対策の困難さは，機器の各部から発生する電磁波の強度を設計段階で計算する方法がないことで す。この対策としては完成品の測定結果に対し最適なシールドの取り付けを可能としておくことが 重要です。

テクニカル・ノート PQ10478JJ02V0TN

221

第6章

半導体デバイスのご使用にあたって

6. 3 包装，保管，運搬，取り扱い上の注意事項 一般に半導体デバイスは，高品質，高信頼度をもっていますが，取り扱いによっては半導体デバイスの 破壊や劣化につながることがあります。以下に，収納ケースの取り扱い，包装，保管，運搬における注意 を述べます。

6. 3. 1

収納ケースの取り扱い注意事項

化合物デバイス事業部は，半導体デバイスの収納ケースに，最悪の環境条件でも初期品質を維持でき るような，材料や構造のものを使用しています（図6−15参照）。収納ケースを取り扱う場合，下記の 点に注意してください。

図6−15 収納ケース

トレイ

テープ

マガジン

（1）トレイ製品

半導体デバイスを少量に分割する等の目的でトレイから出し入れする場合，リード変形を生じさ せないため，リードをトレイにぶつけたり押しつけたりしないよう十分注意してください。また， トレイ包装の製品でベークが必要となったときは，トレイが耐熱トレイであることを確認して使用 してください（非耐熱トレイはベーク不可）。耐熱トレイには，“耐熱・HEATPROOF”または“135℃ MAX（耐熱温度）”のような表示がしてあります。ベーク条件は製品により異なりますので，仕様

を確認のうえ実施し，指定温度以上は加えないでください。

（2）テープ製品

テープの剥離強度は，保管の温湿度により影響を受けます。実装機にかけるときは，剥離強度を 考慮して使用してください。また粘着テープの実装を途中でやめ，残りの製品を保管するとき，テ ープを強くまかないようにしてください。製品がテープから取れることがあります。 222

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

（3）マガジン製品

マガジンの表面には，帯電防止剤を使用しています。製品を何回も滑らせたり，水洗したりしな いでください。帯電防止剤がとれ，帯電防止効果が少なくなることがあります。

収納ケースはリユース，リサイクルとして再利用するものがあります。収納ケースを使用中，使用後 も，割れ，欠け，汚れ等のないよう取り扱いに注意してください。地球環境負荷低減のためにも，ご協 力くださるようお願いいたします。 また分割等で収納ケースが必要となった場合は，化合物デバイス事業部の収納ケースを使用してくだ さい。化合物デバイス事業部の収納ケースが使用できない場合は以下の点に注意してください。

① 化学反応を起こしたり，有毒ガスを発生するような材質でないこと。 ② 振動や衝撃によって， 半導体デバイスが破壊したり， 移動しない構造になっていること。 ③ 半導体デバイスの端子と収納ケースの触れる場所に，導電材か帯電しない材料（表面に 製品品質に影響を与えない帯電防止剤を塗布）を使用すること。

6. 3. 2

包装上の注意事項

収納ケースに納められた半導体デバイスは，外部からの影響（衝撃，雨水，汚染等）を避けるため包 装する必要があります。化合物デバイス事業部の一般的な包装形態例を図6−16に示します。

図6−16 個装箱の例

マガジン個装箱

トレイ個装箱

テープ個装箱

テクニカル・ノート PQ10478JJ02V0TN

223

第6章

半導体デバイスのご使用にあたって

半導体デバイスが入っている収納ケースを数個から数十個集め，収納ケースに合った個装箱に入れて います。個装箱は数個から数十個を，外装ダンボール箱に入れる場合があります。その場合外装ダンボ ール箱をガムテープで閉じています。以下に，包装における注意事項を述べます。

① 半導体デバイスに加わる衝撃，振動，湿度等を最小限に抑えるため，包装，保管，運搬方法に応 じて耐衝撃性，耐振性，耐湿性等を十分考える必要があります。一般的には，収納ケースをポリフ ォームやビニール類で包み個装箱に入れ，個装箱は外装ダンボール箱に入れます。個装箱と外装ダ ンボールとのすき間に詰め物をしてから， ガムテープやひもで閉じる方法で包装を行ってください。 保管，運搬状況によっては，もっと厳重な包装が必要なこともあります。 ② 個装箱や外装箱には，必要に応じて天地無用，ワレモノ注意，水濡れ注意，積段数注意等のケア マーク（図6−17参照）の表示を，静電気注意の対象製品には，“静電気注意”または静電気注意 マークの表示をしてください。 ③ 船便等の輸送で相当な悪環境が予想される場合，真空梱包や密封容器等を使用してください。

224

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

図6−17 ケアマーク表示例

静電気注意

火気厳禁

取扱注意

ワレモノ注意

天地無用

水濡れ注意

積段数注意

転がし禁止

テクニカル・ノート PQ10478JJ02V0TN

225

第6章

6. 3. 3

半導体デバイスのご使用にあたって

保管上の注意事項

半導体デバイスを保管する場合，保管環境，保管形態のほか，長期保管をするとき，品質の維持，確 認のため特に注意する必要があります。

（1）保管環境

半導体デバイスの保管には，品質を維持するため，温湿度，腐食性ガス，放射線，静電気等の環 境を管理する必要があります。保管環境には以下の点に注意してください（図6−18参照）。

図6−18 保管場所の注意事項

直射日光

半導体 デバイス

半導体 デバイス

暖   房   設   備

半導体 デバイス

放射線 物質

化学薬品

半導体 デバイス

① 保管場所の温湿度は，TA = 5∼30℃，RH =20∼70%を目安としてください。 また下記点に注意してください。 ・乾燥する地域では加湿器等により加湿してください。その場合加湿には純粋または蒸留水を 使用してください。 ・直射日光の当たる場所や暖房設備の近辺では，高温となり包装容器（マガジン等）変形の原 因となりますので避けてください。 ② 急激な温度変化のある場所では，半導体デバイスに水分の結露が起こりますので，温度変化 の少ない場所（直射日光や強い照明の当たらない場所）にしてください。 ③ 塵埃や腐食性ガス（排気ガスや煙，化学薬品等に含まれる窒素酸化物，硫黄酸化物等），塩 分のない清浄な場所にしてください。 ④ 振動や衝撃等機械的なストレスを受けない場所にしてください。 ⑤ 放射線，静電気，強磁界にさらされない場所にしてください。 226

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

（2）保管形態

半導体デバイスの保管形態は，品質維持のため以下の点に注意してください（図6−19参照）。

図6−19 保管形態の注意事項

過重積上

不安定

積み重ね過ぎ

半導体 デバイス

半導体 デバイス

半導体 デバイス

半導体 デバイス

①

半導体 デバイス

半導体デバイスに荷重が加わり，破壊やリード曲げが発生しないよう，注意してください。

特に，積み重ねの状態では，予測できない荷重が加わりますので，重い物を上に載せることは 避けてください。 ② 包装箱が変形するような振動，衝撃を加えないでください。 ③

半導体デバイスの外部端子は，さびなどの発生による実装時の半田付け不良を避けるため，

未加工の状態で保管してください。

（3）長期保管

半導体デバイスを長期保管（2年間以上）する場合は，上記（1），（2）項（保管環境や保管形 態）の注意事項以外に，特別に以下の注意が必要となります（図6−20参照）。

① 最初から長期保管が予想される場合は，ドライパックにするか，または密封した容器にシリ カゲルを入れるようにしてください。ドライパックを開封後，長期保管をする場合は，再度ド ライパックをしてください。 ②

普通の保管環境，保管形態で長期間（2年間以上）経過した場合は，使用前に半田付け性や

端子のさびについて確認することを推奨します。

テクニカル・ノート PQ10478JJ02V0TN

227

第6章

半導体デバイスのご使用にあたって

図6−20 長期保管の注意事項

ドライパック

デシパック デシパック

アルミラミネート袋

ヒートシール部 密封容器

端子のさび

さび

6. 3. 4

運搬上の注意事項

運搬に際しては，以下の点にも注意が必要です。

① 運搬中は包装箱を注意表示に従い，正しい向きに置いてください。逆さにしたり，立てかけたり すると，不自然な力が加わり壊れることがあります（天地無用）。 ② 個装箱，ドライパック袋，トレイ結束状態で落下衝撃を与えると，包装外観上は異常がなくても 内部の製品のリードに変形の生じることがあります。取り扱い時には，落下に注意してください（ワ レモノ注意）。 ③ 包装箱が水に濡れないよう，特に降雨時，降雪時の運搬には，注意してください（水濡れ注意）。 ④ 運搬時には，できるだけ機械的振動や衝撃を少なくするよう留意してください。 ⑤ 直射日光が当たらないようしてください。 ⑥ 運搬中の温度上昇に注意してください。 ⑦ 低温環境から高温環境へと運搬した場合，半導体デバイスに結露が生じることがあります。急な 温度変化は避けてください。

228

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

6. 4 ESDに対する注意事項 6. 4. 1

静電気による半導体デバイスの劣化・破壊メカニズム

（1）静電気発生のメカニズム

静電気とは，物体に過剰に存在する電子または， 不足している電子による電荷のことをいいます。 2つの物体（電気的に中性であっても）が接触，摩擦することにより，一方の物体の表面から他方

の物体の表面に電子が移動することにより，2つの物体にそれぞれ正，負の静電気が発生します。 また帯電した物体に別の物体を近づけると静電誘導によりこの物体に静電気が発生します。物体に 帯電する電荷量は，物体の種類，接触・摩擦の条件に依存して大きく変わります。また静電気の電 荷は物体の表面に帯電するため，表面の電気伝導率にも依存して大きく変わります。 一般的には，プラスチックや化学繊維などの絶縁性の高い物体は帯電量が大きく，湿度の高い環 境下では，物体の表面電気伝導率が高くなるため，帯電量が下がる傾向があります。また導電性物 体は静電誘導により帯電しやすい傾向があります。 静電気の大きさは，物体に帯電した電荷量のほかに，静電電位，放電エネルギーなどの物理量で 表現されます。 静電気発生の代表的な例を表6−2に示します。

表6−2 代表的な静電気発生の例 静

静電気発生源

電

電

圧

10∼20%RHの場合

65∼90%RHの場合

じゅうたん上を歩く人

35000 V

1500 V

ビニール床上を歩く人

12000 V

250 V

ベンチで作業する人

6000 V

100 V

ビニールの覆い

7000 V

600 V

ベンチから取り上げたポリバック

20000 V

1200 V

ポリウレタンフォームを詰めた椅子

18000 V

1500 V

（MIL-HDBK-263より）

（2）半導体デバイスの帯電と劣化・破壊のメカニズム

静電気は，半導体デバイスを取り扱うあらゆる環境で発生し，したがって半導体デバイス自身に も，接触，摩擦，静電誘導により発生します。 半導体デバイスの製造工程や電子機器の組立工程などでは，捺印，検査，運搬，梱包，機器組立 時に，装置または人により半導体デバイスのパッケージやリードフレームは常に接触または摩擦さ れます。 帯電した半導体デバイス製造装置，電子機器組立装置や治工具にまたは，帯電した人体に直接に

テクニカル・ノート PQ10478JJ02V0TN

229

第6章

半導体デバイスのご使用にあたって

または導体を介して半導体デバイスのリードフレームが接触した場合にも半導体デバイスは帯電し， 劣化または，破壊する場合があります（機械モデル（MM）または人体帯電モデル（HBM））。 プラスチックパッケージは，摩擦または，帯電した物体に接触または近づけると静電誘導により パッケージ表面が帯電します。パッケージ表面の帯電により，内部のチップやリードフレームが誘 導帯電し，リードフレームが他の導体などに触れると放電し，デバイスの劣化または破壊を引き起 こす場合があります（パッケージ帯電モデル（CDM））。 静電気による半導体デバイスの破壊は，PN接合，ショットキー接合，酸化膜，配線のいずれかが 破壊されるために起こります。PN接合や配線の破壊は放電エネルギーで，酸化膜破壊は帯電電荷量 で決まることが分かっています。 半導体デバイスが高機能化，高性能化されるにつれ，その構造は，ますます微細化・高密度化し， 酸化膜，配線膜は薄化してきているため，本質的に，半導体デバイスの静電気破壊耐量は低下して きています。半導体メーカでは，破壊耐量向上のために，デバイスに静電気保護回路を挿入する等 の設計上の対策を講じています。このような設計上の対策は，動作特性に影響して性能の劣化を招 いたり，そのため，保護回路の挿入が不可の場合もあります。 半導体製造工程においても，またお客様での電子機器の組立工程においても，静電気に対して無 管理状態では，半導体デバイスの劣化や破壊を防止することは不可能です。 化合物デバイス事業部では，設計上のほか，半導体デバイスの製造，検査，保管，運搬等で最新 の静電対策を講じてお客様にお届けしています。 お客様におかれては，半導体デバイスの受け入れ，電子機器の組み立て，検査工程等でのデバイ スの取り扱いについて，以下に述べる取り扱い注意事項を参考にして，必要にして十分な静電気対 策を講ずるようお願いいたします。

6. 4. 2

静電気に対する半導体デバイスの取り扱いの基本

静電気による半導体デバイスの劣化や破壊を防止するためには，半導体デバイスを取り扱う環境で， 物体の帯電を極力低く抑えることが必要です。そのためには，静電気の発生をできるだけ低く抑えるこ とと，発生し帯電した電荷をすばやく逃がすことが基本です。 そのための半導体デバイスの取り扱いの基本は，以下の5項目です。

①

半導体デバイスに接触するか，または近づく物体（人体を含む）は，絶縁性材料の使用を避け，

接地すること。静電気の帯電を避けるためには，絶縁性材料の使用を避け，抵抗率の高い導電性ま たは半導電性の材料を使用することが必要です。また，帯電した静電気を逃がすためには，接地す ることが必要です。 ② 半導体デバイス自身または他の物体との摩擦をできるだけ避けること。摩擦は静電気発生の原因 になるからです。 ③ 帯電した物体（人を含む）に近づけない，または接触させないこと。半導体デバイスが，帯電し た他の物体から誘導帯電されるのを防止するためです。 ④ 急激な放電を避けること。急激な放電を避けるためには，半導体デバイスに接触するあらゆる物 230

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

体は，①項の対策のように，抵抗率の高い導電性材料でなければなりませんが，これに反し，金属 の場合には，抵抗値の高い直列抵抗を介して接地することが必要です。帯電した半導体デバイスの 急激な放電は，デバイスを劣化または破壊させるためです。 ⑤ 湿度を40%以下に下げないこと。湿度が下がると静電気が帯電しやすくなり，40%以下では，物 体の帯電電圧が急に高くなります。これは，湿度が下がると物体表面の導電率が下がり電荷が表面 に蓄積されやすいためです。

6. 4. 3

静電気に対する半導体デバイスの取り扱い注意事項

セットの設計，製造，検査等における静電気対策としては，デバイスの保管，運搬，受け入れ，実装， 検査等の作業環境および作業上で，6. 4. 2項で述べた5つの取り扱いの基本を実施することが必要です。 その他対策として，静電気発生や発生条件の状況を常に測定・把握し，適切な対策を講ずることも大切 です。 前記5項目の基本対策をベースにして，静電気による半導体デバイスの劣化または破壊を防止するた めのデバイス取り扱いに関する一般的な静電気対策を以下に述べます。

（1）保管，運搬

① 半導体デバイスまたはこれを実装したプリント基板は，帯電防止用の導電袋，導電性プラス チック容器，導電性マガジンケース，導電性ラック等に入れて保管，運搬すること。静電気を 帯電しやすいビニール袋，ポリ容器，発砲スチロール箱等の絶縁プラスチック容器に収納し， 保管，運搬するのは避けてください。 ② 半導体デバイスまたはこれを実装したプリント基板の保管または包装容器は，輸送時に包装 容器内でガタガタ振動したり，互いに接触したりしないようにするため，寸法を容器内で遊び のないように設計するとか，緩衝材を詰めるとかの対策を講ずること。これは，輸送時に，デ バイスやプリント基板が，互いにまたは，保管または包装容器との摩擦により帯電するのを防 止するためです。 ③

静電気対策専用保管棚（1 MΩ程度の高抵抗を通して接地した専用の保管棚）に保管するこ

と。 ④ 運搬用台車，運搬車は接地チェーンを付けること。 ⑤ 半導体デバイス実装後のプリント基板のコネクタは，アルミホイルやショートバー等で短絡 しておくこと（図6−21参照）。 ⑥ 半導体デバイスやプリント基板に埃よけのシートをかぶせる場合にも，導電性シートまたは 導電性マットを使用すること。

テクニカル・ノート PQ10478JJ02V0TN

231

第6章

半導体デバイスのご使用にあたって

図6−21 プリント基板の静電気保護例

プリント板

アルミホイル（コネクタ部を短絡 または全体を包む）

誘導袋

プリント基板短絡バー

仕切り板

誘電性プラスチック容器（運搬用）

誘電性ラック（工程用）

（2）環境，設備，治工具

① 相対湿度を40∼60%に維持することを推奨します。 帯電防止のために，乾燥期には加湿器などを用いて湿度管理が必要です。加湿が不十分な場合 にはイオナイザなどの併用も有効です。 ② 空気の流れをできるだけ低く抑えること。それが難しい場合は，除電装置（イオナイザ）な どの設置が望ましい。 ③ 静電気の蓄積が起こらないように，装置，測定や試験の機器類，コンベア，作業台，フロア， 工具，半田槽，半田ごて等はしっかり接地すること。作業台および床は，高抵抗率の導電性マ 5

9

ット（10 Ω/ϒ∼10 Ω/ϒ）を敷いて，それぞれ接地することが有効です（図6−22参照）。 232

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

④ 半導体デバイスをプリント基板等に実装する装置，試験装置などでは，半導体デバイスが接 触する装置の各部は，導電性または抵抗率の高い導電性材料で構成され接地されていること。 帯電しやすい絶縁体を用い，静電気を放電させることが困難な場合は，イオナイザを用いたエ アブローで除電することが有効です。 ⑤ 治工具は，静電気の帯電や，急激な放電がしにくい半導電性材料のものを選ぶこと。やむを 得ず金属製のものを用いる場合には，抵抗値の高い抵抗を介して接地すること。 ⑥ 半田ごては，半導体用の半田ごて（12 V∼24 Vの低電圧）を用い，こて先を1 MΩ程度の直 列抵抗を介して接地すること（図6−23参照）。 ⑦ その他静電気が発生しやすい物質を置かないこと。

図6−22 作業時の静電気対策 ②

① ② ③ ④ ⑤ ⑥ ⑦

①

⑤

⑦

⑥ ③

誘電性マット リストストラップ 床誘電性マット 加湿器 帯電防止作業衣 誘電靴 帯電防止いす

④

図6−23 半田ごてのアース

AC 100 V

C

12 V –24 V

こて先 1 MΩ

（3）作業者

① 半導体デバイスの取り扱い時，およびプリント基板への実装時，組み込んだプリント基板の 試験，検査等の取り扱い作業時には，腕輪（リスト・ストラップ），足輪（フット・ストラッ プ）などの静電バンドを使い，必ず1 MΩ程度のシリーズ抵抗を通して人体アースをすること テクニカル・ノート PQ10478JJ02V0TN

233

第6章

半導体デバイスのご使用にあたって

（図6−24参照）。人体への帯電とそれに伴うデバイスの静電気破壊を防止するための有効な 手段である人体アース（接地）は，その反面，万一作業者が感電した場合には通常以上に人体 が危険にさらされることになります。感電防止のためには，人体と接地との間に直列に抵抗を 挿入することが必要です。したがって，この抵抗値の大きさは，静電気対策と人体保護の両面 を配慮して決めなければなりません。抵抗値があまり小さすぎると感電などの場合，大電流が 流れ人体が危険にさらされ，大きすぎると接地効果を失いますので，この抵抗値は1 MΩ程度 が良いとされています（JEITAでは，250 kΩ∼1 MΩを推奨）。 ② 靴，サンダルなど履き物は半導電性のものを着用することが望ましい。 履き物の抵抗は100 kΩ∼100 MΩが良いとされていますが，これは汚れ，摩擦，湿度などで変 化するので注意が必要です。 9

14

③ 手袋や作業服は，帯電しにくい綿や，非帯電の半導電性化学繊維（10 Ω∼10

Ω）を用い

ること。ナイロンなどのような帯電しやすい絶縁布地の使用を避けてください。

図6−24 人体アース 腕輪

アース線 銅より線（ビニール線） （約1 m）

250 kΩ ∼ 1 MΩの抵抗入り

わにぐち  クリップ

（4）作業方法

① 作業現場での備品は，帯電しやすい絶縁物（特に，化学繊維やプラスチックは帯電しやすい） を避け，抵抗率の高い導電性のものを使用すること。 ②

作業現場での保管または移動用の半導体デバイス容器は，静電気対策を施した材料または，

半導電性のもの（たとえば，静電気シールドバックなど）を使用すること。 ③ プリント基板の組み立て工程では，各種部品の組み込みの中で，半導体デバイスをできるだ け最後に組み込むこと。 ④ 作業者は，作業前，および立ち歩き後，静電気対策された作業台に手を接触させるか，また は，イオナイザで除電してから作業に取りかかることが望ましい。 ⑤ 半導体デバイスのリードまたはこれを組み込んだプリント基板には直接素手で触れないこと。 持つ場合には，綿製の手袋を用いること。 234

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

⑥ デバイスのプリント板などへの取り付けに際しては，同一デバイスの取り扱い回数および取 り扱い時間はできるだけ少なくすること。素早く作業するのが破壊防止のコツです。 ⑦ 半導体デバイスを組み込んだプリント基板をコネクタに着脱する際は，必ず電源を切ってか ら行うこと。これは，デバイスに異常な電圧が印加され，デバイスが破壊にいたるのを防止す るためです。

以上述べた静電気の対策を効果的なものにするためには，半導体デバイスを取り扱うあらゆる場所で の静電気の帯電量を定量的に測定し，管理することをお勧めします。

6. 5 ラッチアップに対する注意事項 CMOS ICは，ラッチアップ現象の発生により，動作異常または破壊を招くことが分かっています。ラッ

チアップの発生のメカニズム，耐量の試験方法およびデバイス設計上の対策については，3. 2 主な故障 モードとメカニズムで述べています。ここでは，ご使用上の注意事項について述べます。 CMOS ICを使ったセットにおいて，ラッチアップの発生を防止するためには，6. 2. 3（1）項の一般的

注意事項で述べた事項と同様の対策が必要です。

テクニカル・ノート PQ10478JJ02V0TN

235

第6章

半導体デバイスのご使用にあたって

6. 6 測定上の注意事項 6. 6. 1

ICテスタ使用時の注意事項

ICの受け入れ検査において，ICテスタを使用する場合の注意点について述べます。

（1）電源端子および入力端子への電圧印加順序 ICの電圧印加は，必ず電源端子から実施します。入力端子への電圧印加が電源端子への電圧印加

より早いと，端子の保護回路に電流が流れ，ラッチアップの原因になります。 図6−25にはCMOS入力保護回路の構造を示します。電源端子VDDより先に入力端子I1に電圧が印 加されると，PチャネルトランジスタT1のドレーン（P型拡散層）とウエル（N型拡散層）間が順方 向にバイアスされ，ラッチアップのトリガになります。

図6−25 CMOS入力保護回路の構造

I1

VDD

入力バッファ T2 P+

N+ P–

236

T1 N+

P+

P+ N–

テクニカル・ノート PQ10478JJ02V0TN

N+

第6章

半導体デバイスのご使用にあたって

（2）入出力切り替え

入力モードではICテスタから電圧を印加し，出力モードではテスタがICの出力電圧を測定するこ とになります。しかし，ICとICテスタの入出力切り替えタイミングが外れると，ICは電圧を出力し ているのに，テスタからも電圧が印加されて大電流が流れ，ICを破壊する危険があります（図6− 26参照）。特に，アドレス／データ・バスではアドレス出力と命令コードまたはデータ入力が繰り

返されるので，入出力切り替えタイミングに注意してください。入出力タイミングはデバイスごと に異なるので，デバイスのデータ・シートに従ってください。

図6−26 入出力切り替えモード

VDD

コンパレータ

IC

ICテスタ

ドライバ

（3）複数電源の場合 A/D変換器やアナログコンパレータなどを内蔵しているICでは，電源端子VDDのほかに，アナログ

電源端子AVDDや基準電圧端子VREFなど電源端子が複数になります（図6−27参照）。 この場合AVDDやＶREF電圧を，VDD電圧より数ボルト以上高くすると，保護回路に大電流が流れて ラッチアップのトリガになるので注意してください。AVDDやVREF端子の保護回路も（1）項で述べ た入力端子の保護回路と同様です。電源電圧を変化させてテストする場合は注意が必要です。

図6−27 複数電源の例

VDD

P

n

AVDDまたはVREF

テクニカル・ノート PQ10478JJ02V0TN

237

第6章

半導体デバイスのご使用にあたって

（4）オーバシュート，アンダシュートおよびスパイクノイズ

① 電源電圧のオーバシュート ICテスタから供給する電源電圧にオーバシュートがあるとICに過電圧が印加されることになり， ICが破壊する可能性があります。

② 信号電圧のオーバシュートおよびアンダシュート 入力端子に印加する信号電圧にオーバシュートまたアンダシュートがあるとIC内部の保護回路 に電流が流れ，ラッチアップの原因になります。 オーバシュートではPチャネルトランジスタT1のドレーンから電源VDDへ，アンダシュートでは GNDからNチャネルトランジスタT2のドレーンへ電流が流れます（図6−25参照）。

③ スパイクノイズ ICテスタから供給する電源電圧および信号電圧にスパイクノイズがのっていると，ピーク電圧

の大きさによっては，ICを破壊する可能性があります。破壊にいたらない場合もICにかなりの ダメージを与え，信頼性が劣化しますので注意してください。

以上のようにオーバシュートとアンダシュートおよびスパイクノイズはICに大きな信頼性上の影 響を与えるので，電圧波形にオーバシュート，アンダシュート，またはスパイクノイズが発生しな いことを確認してください。ICテスタを使用するうえではプログラム作成時の注意のほかに，ICテ スタのメンテナンスが非常に重要です。

6. 6. 2

検査・調整時のプロービング

組み立ての終了したプリント基板を検査または調整するために，オシロスコープのプローブなどを使 用するときには，ICの端子をショートさせないように注意してください。ICの端子をショートさせた場 合には誤動作するだけでなく，過電流が流れてICを破壊することがあります。

（1）通電チェック前に配線くず，半田ブリッジなどでピン間短絡がないことを確認してください。 （2）ICなどの端子に直接プロービングせずに専用の測定端子を設けてください。 ただし，配線は静電誘導や電磁誘導を避けるため配線長を短く，配線容量を小さくしてください。 測定の作業性のみを考えて配線を引き回すのは避けてください。 （3）ボードチェックテスタなどを使用する場合には，前に述べたICテスタを使用する場合と同様の注 意をしてください。 （4）使用しない入力端子はVDDまたはGNDに接続して入力インピーダンスを下げてください。設計変更 時の自由度を考慮し使用しない入力端子をそのまま放置している事例を見かけますがノイズ対策上弱 くなります。

238

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

6. 7 デバイス実装上の注意事項 この章では化合物デバイス事業部製品の半田付け推奨条件に関して記述します。 SMD, THDパッケージの実装方法と留意点，フラックスの種類と洗浄条件などに関し，さらに詳細な情

報がご入り用の場合は化合物デバイス事業部販売員までお問い合わせください。

6. 7. 1

半田付け推奨条件

（1）化合物デバイス事業部の推奨条件の考え方

化合物デバイス事業部では，製品個々に「半田付け推奨条件」を設定しております。 この理由は下記の3点です。 ① パッケージの吸湿率（保管条件） ② 半田付け条件（方式および条件） ③ パッケージ構造（パッケージ厚，チップ・サイズなど） に大きく影響を受けるためです。 したがって，化合物デバイス事業部の半田付け推奨条件は，品種群やパッケージ群の区分による 設定ではなく，製品ごとに個々の設定になっております。詳細な製品個々の実装条件につきまして は，化合物デバイス事業部販売員にお問い合わせください。

（2）半田付け推奨条件の区分

化合物デバイス事業部の半田付け推奨条件は大別すると，以下のような区分となっています。 ① 半田付け方式の加熱条件 ② パッケージの吸湿率管理 ③ 実装回数 化合物デバイス事業部の基本的な半田付け推奨温度プロファイルを図6−28に示します。また半 田付け方式の区分とその推奨条件は表6−3を参照ください。

テクニカル・ノート PQ10478JJ02V0TN

239

第6章

半導体デバイスのご使用にあたって

図6−28 半田付け推奨温度プロファイル

（本加熱） ④ ③ ⑤ ① （プリヒート） ② 時間（s）

表6−3 表面実装部品のリフロ推奨半田付け推奨条件 記号

予備加熱 ①温度範囲

本加熱 ②時間

③ピーク温度

④時間

⑤時間

（ピーク温度）

（> 190/210/220）

IR215

130∼160℃

70∼150 sec

≤ 215℃

∼10 sec

≤ 60 sec (> 190℃)

IR230

120∼150℃

60∼120 sec

≤ 230℃

∼10 sec

≤ 30 sec (> 210℃)

IR235

100∼160℃

60∼120 sec

≤ 235℃

∼10 sec

≤ 30 sec (> 210℃)

IR260

120∼180℃

90∼150 sec

≤ 260℃

∼10 sec

≤ 60 sec (> 220℃)

備考1. 赤外線リフロ法は，製品によって推奨ピーク温度が215℃，230℃，235℃，260℃のものがあり，混

在しております。詳細につきましては，化合物デバイス事業部販売員にご相談ください。 2. 実装回数は，製品によって1回，2回または3回のものがあり，混在しております。詳細につきまして

は，化合物デバイス事業部販売員にご相談ください。 3. 部分加熱法などの詳細は，化合物デバイス事業部ホームページをご参照ください（掲載場所：［環境

保全活動］→［鉛フリー］）。また，半田ごてやウェーブソルダリング法により半田付けする場合は， その半田付け装置は商用電源のリークがないよう，1 MΩ程度の抵抗を通してアースしてください。

（3）半田付け推奨条件の表記法

化合物デバイス事業部の製品名別半田付け推奨条件の表記法は，①半田付け方式別の加熱条件， ②実装回数，③パッケージの吸湿率管理の項から構成されております。 そして細項目としては，以下に示す加熱方式，ピーク温度，実装回数，ドライパック開封後の保 管日数およびベーク時間からなっており，これらの略号の組み合わせにより表示しております。図 6−29に半田付け推奨条件の表記事例を示します。

240

テクニカル・ノート PQ10478JJ02V0TN

第6章

半導体デバイスのご使用にあたって

図6−29 半田付け推奨条件表記例

① 半田付け方式別の加熱条件 加熱方式

② 実装回数

ピーク温度

③ パッケージの吸湿率管理

実装回数

ドライパック区分

(

製品群コード

)

（例） IR

260

N2

D7/12

(

XXXX

) 製品群コード （製品群固有の特殊条件がある場合に付加）

ドライパック区分: 7日/12h （開封後保管日数/ベーク時間）

実装回数: 2回 （標準最大実装回数）

ピーク温度: 260ºC 加熱方式: IRリフロ

テクニカル・ノート PQ10478JJ02V0TN

241

付録A 抜取検査 … 243 A. 1

抜取検査とは …

243

A. 2

AQL抜取表（MIL-STD-105） …

248

A. 3

LTPD抜取表（MIL-S-19500） …

251

付録B 信頼性の基礎数理 … 251 B. 1

信頼性の尺度と故障率 … 251

B. 2

信頼性解析のための確率分布 … 251

B. 3

加速寿命試験の故障モデル … 251

B. 4

信頼性の推定 確率紙による解析（ワイブル型ハザード確率紙）

付録C 温度湿度試験加速モデル式 … 251

付録D Q&A集 … 251 D. 1

一般的なQ&A

… 251

D. 2

故障率に関するQ&A

… 251

D. 2. 1

故障率に関する一般的な内容 … 251

D. 2. 2

故障率算出について … 251

D. 2. 3

保管関係について … 251

242

テクニカル・ノート PQ10478JJ02V0TN

…

251

付録A

抜取検査

A. 1 抜取検査とは 抜取検査は通常ロットを対象とし，そのロットから抜き取ったサンプルを調べて，ロットに対する判定 基準と比べ合格ロットか不合格ロットかの判定を下すことです。つまり，合格とすべきロットが不合格と 判定されたり（生産者危険：確率α），合格とすべきでないロットが合格と判定される（消費者危険：確 率β）可能性がある確率で発生することを許容し検査することです。半導体の例でいえば，信頼性試験の ような破壊試験を行う場合やロットが非常に大きい場合など全数検査が難しいため，もっぱら抜取検査が 実施されています。 ここでは，主として出荷検査等に用いられるいわゆる品質管理の抜取検査について説明しますが，信頼 性試験の抜取検査についても簡単に説明します。

（1）OC曲線 ロットの大きさ：N，不良率：p，ロットから抜き取るサンプルの大きさ：n，サンプルに含まれ る不良の数をxとすると，不良品が表れる確率：P（x）を計算することができます。ロットの大き さなどから超幾何分布，二項分布，ポアソン分布が選択されます（付録B参照）。ここではポアソ ン分布で示します。

P (x ) = e − pn

( pn ) x x!

合格もしくは不合格となる確率はα，βを用いて表せば以下となります。 1-α= 1-L（P0） β= L（P1） そして，縦軸にロットが合格する確率，横軸にロットの不良率など品質特性をとり図示すれば， 図A−1のようになります。

テクニカル・ノート PQ10478JJ02V0TN

243

付録A 抜取検査

図A−1 OC曲線

α 生産者危険

ロットの合格の確率 L (p)

1.0

0.5

消費者危険 β 0

2

4

6

8

10

ロットの不良率 p (%)

これをOC曲線（検査特性曲線）といいます。 OC曲線は抜取検査方式の条件を決めると1本得られます。そしてこれからある品質のロットがど のくらいの確率で合格したり不合格になったりするかが読み取れます。 たとえば，計数基準型1回抜取検査（JIS Z 9002）でP0 = 1.0%，P1 = 5.0%のときはn = 120，C = 3となります。このときOC曲線は図A−2のようになり，ロットの合格の確率を以下のように読み取 ることができます。 p = P0 = 1.0%のとき，L（P0） ・ ＝・ 0.97 p = P1 = 5.0%のとき，L（P1） ・ ＝・ 0.14

244

テクニカル・ノート PQ10478JJ02V0TN

付録A 抜取検査

図A−2 P0 = 1%，P1 = 5%のOC曲線

1 0.9

ロットの合格の確率 L (p)

0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 0

1

2

3

4

5

6

7

8

9

10

ロットの不良率 p (%)

つまり，不良率P0のロットはなるべく合格させたいのに誤って不合格となる確率αが0.03あり， また不良率P1のロットはなるべく不合格としたいのに誤って合格となる確率βが0.14あることを 示しています。 なお，抜取曲線の効果はOC曲線だけで決まるのではなく，検査対象ロットの不良率の平均値と ばらつきによっても大きく影響されます。

（2）抜取検査の種類 抜取検査の分類には，以下のようなものがあります。 ・計数型抜取検査と計量型抜取検査 ・規準型，選別型，調整型，連続生産型など ・1回，2回，多回，逐次など たとえば，JIS Z 9002は，計数規準型1回抜取検査に属します。 ここでは，数ある抜取検査方法の中でAQLとLTPDについて簡単に説明します。

（3）AQLとLTPD AQLとは不良率P0のロットを（1−α）の確率で合格させるようOC曲線を規定したもので，たと えば，MIL-STD-105，JIS Z 9015の計数調整型抜取検査などがあります。 この抜取検査方式は，過去のロットの検査実績など品質水準の程度に応じて，以下の3つの検査 の厳しさに調整します。 ◎ナミ検査：品質水準がAQL付近にあると考えられるとき。

テクニカル・ノート PQ10478JJ02V0TN

245

付録A 抜取検査

◎キツイ検査：品質水準がAQLよりも確かに悪いとき。 ◎ユルイ検査：品質水準がAQLよりも確かに良く，かつ今後も引き続きAQLよりも良い品質が 続くと考えられるとき。 また，ロットの大きさに対するサンプルの大きさの関係（相対的な検査量）を示す検査水準が設 けられており，検査費用，ロット間およびロット内の品質の均一性を考慮して検査水準を設定しま す。検査水準には通常検査水準Ⅰ∼Ⅲ，特別検査水準（小サンプルの検査）S−1∼S−4の7水準が ありますが，通常特別な指定がなければ水準Ⅱを用います。 ここで，AQLとは合格品質水準（Acceptable Quality Level）の略であり，なるべく合格させたい 品質の上限という意味ではOC曲線のP0と非常によく似ていますが，次のような点でP0とは厳密に は違っています。 ①

P0は個々のロットを対象としているが，AQLは工程平均を対象としている。

②

P0は生産者危険αと組み合わせてOC曲線上の1点を指定するが，AQLを指定すると，ロット の大きさなどによりαは変わる。

例） 今，ロットの大きさが5000でAQL = 0.65とすると，サンプルの大きさは200，Ac = 3，Re = 4となり，200個のサンプルを抜取検査した結果，不良個数が3個以下ならそのロットは合格 とし，4個以上であれば不合格とすることとなります。

LTPD（Lot Tolerance Percent Defective）とは，不良率P1のロットを（1−β）の確率で不合格と させるようOC曲線を規定したもので，たとえばMIL-S-19500他の指数分布型計数1回抜取検査など があります（MIL-S-19500は，β= 0.1で規定されている）。抜取検査で合格する確率がβ= 0.1にな るような検査ロットの不良率であり，OC曲線でいうP1に対応します。 この表はポアソン分布で計算されており，ロットの大きさNが200以上の場合に使用するもので， Nが200以下の場合には超幾何分布で計算された抜取表を使用する必要があります。 横軸はロット許容不良率LTPD（単位%）で表示されていますが，故障率抜取試験を実施する場 合，つまりロット許容故障率（単位%/1000 h）としても見ることができます。ただし，故障率抜取 試験を実施する場合，表から読み取れる最小抜取個数はその数値の1000倍のコンポーネントアワー （加速係数×個数×時間）に置き換えます。

例） ロットの大きさが200以上でλ = 1%/1000 hを1000時間の試験で保証するためには（加速係数 を1とすると），合格判定個数C = 0とした場合，抜取サンプルn = 231個必要となります。

246

テクニカル・ノート PQ10478JJ02V0TN

付録A 抜取検査

（4）信頼性試験における抜取試験 信頼性における抜取検査と品質管理の抜取検査で本質的な差はありません。主な違いを以下に示 します。 ①

②

尺度

分布

③

信頼性

：故障率（λ），MTBFなど

品質管理

：不良率（p）

信頼性

：指数分布が中心

品質管理

：正規分布

信頼性ではサンプルがすべて故障するには時間を要するのでしばしば中途で打ち切ります。

λ0

：合格信頼性水準 ARL: Acceptable Reliability Level AFR: Acceptable Failure Rate

λ1

：ロット許容故障率 LTFR: Lot Tolerance Failure Rate

α

：生産者危険（1−α= ロット合格確率）

β

：消費者危険

λ 0/λ 1 ：判別比（通常 1.5∼3.0に選ばれる）

例） 指数分布を想定した定時打ち切り1回抜取LTFR方式（修理系）を考えてみます。 総試験時間：nTに故障する回数をk回とすれば，合格する確率は以下となります。

Pr( x ) =

(nλT ) x −nλT e x! (nλT ) k −nλT e k! k =0 c

L( pk ) = ∑ ∞

=

∫g

2 ( c+1)

( ζ ) dζ

2 n λT

ここで最終項は自由度2（c＋1）のカイ二乗分布の密度関数です。ここでＬ（λ）をβ以下に するには

2 nλT > χ 2 (2(c + 1), β ) したがって，以下を満足するＴを求めます。 n = 10，β= 0.1，λ = 0.001，c = 0とすれば，

テクニカル・ノート PQ10478JJ02V0TN

247

付録A 抜取検査

χ 2 (2(0 + 1),0.1) = χ (2,0.1) = 4.61 2

T=

4.61 = 231 2 × 10 × 0.001

231時間の試験を実施して，故障がなければ合格となります。

A. 2 AQL抜取表（MIL-STD-105） 表A−1 試料文字 特別検査水準

ロットの大きさ

通常検査水準

S-1

S-2

S-3

S-4

Ⅰ

Ⅱ

Ⅲ

2 −

8

A

A

A

A

A

A

B

9 −

15

A

A

A

A

A

B

C

16 −

25

A

A

B

B

B

C

D

26 −

50

A

B

B

C

C

D

E

51 −

90

B

B

C

C

C

E

F

91 −

150

B

B

C

D

D

F

G

151 −

280

B

C

D

E

E

G

H

281 −

500

B

C

D

E

F

H

J

501 −

1200

C

C

E

F

G

J

K

1201 −

3200

C

D

E

G

H

K

L

3201 −

10000

C

D

F

G

J

L

M

10001 −

35000

C

D

F

H

K

M

N

35001 − 150000

D

E

G

J

L

N

P

150001 − 500000

D

E

G

J

M

P

Q

500001 以上

D

E

H

K

N

Q

R MIL-STD-105

※翻訳版：（財）日本規格協会発行 備考

248

MIL-STD-105はANSI規格化されANSI/ASQC Z 1.4に置き換わっています。

テクニカル・ノート PQ10478JJ02V0TN

付録A 抜取検査

表A−2 ナミ検査の1回抜取方式（主抜取表） 試料文字

試料の大きさ

合格品質水準（AQL）（ナミ検査） 0.010 0.015 0.025 0.040 0.065 0.10

0.15

0.25

0.40

0.65

1.0

1.5

2.5

4.0

6.5

10

15

25

40

65

100

150

250

400

650

1000

Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re

A

2

B

3

C

5

D

8

E

13

F

20

G

32

H

50

J

80

0 1 0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 30 31 44 45

0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 30 31 44 45

0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 30 31 44 45

0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

0 1 0 1

L 200

0 1

M 315

0 1

N 500

0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

0 1

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

Q 1250 0 1

R 2000

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 30 31 44 45

0 1

K 125

P 800

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 30 31

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22

MIL-STD-105 ↓ = 矢印の下方の最初の抜取方式を用いる。試料の大きさがロットの大きさ以上になれば全数検査する。 ↑ = 矢印の上方の最初の抜取方式を用いる。 Ac = 合格判定個数 Re = 不合格判定個数

テクニカル・ノート PQ10478JJ02V0TN

249

付録A 抜取検査

表A−3 キツイ検査の1回抜取方式（主抜取表） 試料文字

試料の大きさ

合格品質水準（AQL）（キツイ検査） 0.010 0.015 0.025 0.040 0.065 0.10

0.15

0.25

0.40

0.65

1.0

1.5

2.5

4.0

6.5

10

15

25

40

65

100

150

250

400

650

1000

Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re

A

2

B

3

C

5

D

8

E

13

F

20

G

32

H

50

J

80

1 2 2 3 3 4 5 6 8 9 12 13 18 19 27 28 0 1 0 1

1 2 2 3 3 4 5 6 8 9 12 13 18 19 27 28 41 42 1 2 2 3 3 4 5 6 8 9 12 13 18 19 27 28 41 42

0 1

1 2 2 3 3 4 5 6 8 9 12 13 18 19

0 1

1 2 2 3 3 4 5 6 8 9 12 13 18 19

0 1

1 2 2 3 3 4 5 6 8 9 12 13 18 19

0 1

1 2 2 3 3 4 5 6 8 9 12 13 18 19

0 1

L 200

0 1

M 315

0 1

N 500

0 1

P 800

0 1

1 2 2 3 3 4 5 6 8 9 12 13 18 19 1 2 2 3 3 4 5 6 8 9 12 13 18 19 1 2 2 3 3 4 5 6 8 9 12 13 18 19

1 2 2 3 3 4 5 6 8 9 12 13 18 19 1 2 2 3 3 4 5 6 8 9 12 13 18 19

0 1

1 2 2 3 3 4 5 6 8 9 12 13 18 19

R 2000 0 1

S 3150

1 2 2 3 3 4 5 6 8 9 12 13 18 19 27 28 41 42

0 1 0 1

K 125

Q 1250

1 2 2 3 3 4 5 6 8 9 12 13 18 19 27 28 41 42

1 2 2 3 3 4 5 6 8 9 12 13 18 19

1 2

MIL-STD-105 ↓ = 矢印の下方の最初の抜取方式を用いる。試料の大きさがロットの大きさ以上になれば全数検査する。 ↑ = 矢印の上方の最初の抜取方式を用いる。 Ac = 合格判定個数 Re = 不合格判定個数

250

テクニカル・ノート PQ10478JJ02V0TN

付録A 抜取検査

表A−4 ユルイ検査の1回抜取方式（主抜取表） 試料文字

試料の大きさ

合格品質水準（AQL）（ユルイ検査）↑ 0.010 0.015 0.025 0.040 0.065 0.10

0.15

0.25

0.40

0.65

1.0

1.5

2.5

4.0

6.5

10

15

25

40

65

100

150

250

400

650

1000

Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re Ac Re

A

2

B

2

C

2

D

3

E

5

F

8

G

13

H

20

J

32

K

50

L

80

0 1 0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13 14 17 21 24

0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13 14 17 21 24

0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13 14 17 21 24

0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

0 1 0 1 0 1 0 1

N 200

0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13 0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13 0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13 0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

0 1

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

Q 500 0 1

R 800

0 2 1 3 2 4 3 5 5 6 7 8 10 11 14 15 21 22 30 31

0 1

M 125

P 315

1 2 2 3 3 4 5 6 7 8 10 11 14 15 21 22 30 31

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

0 2 1 3 1 4 2 5 3 6 5 8 7 10 10 13

MIL-STD-105 ↓ = 矢印の下方の最初の抜取方式を用いる。試料の大きさがロットの大きさ以上になれば全数検査する。 ↑ = 矢印の上方の最初の抜取方式を用いる。 Ac = 合格判定個数 Re = 不合格判定個数 ↑ = もし，合格判定個数を越え不合格判定個数に達しなければそのロットは合格とするが，次回からナミ検査に戻す。

テクニカル・ノート PQ10478JJ02V0TN

251

付録A 抜取検査

A. 3 LTPD抜取表（MIL-S-19500） 表A−5 LTPD抜取表（1/2） 規定されたLTPDと同等の不良率をもったロットが許容されないことを90%の信頼度で保証する試験の必要最小抜取個数 最大不良率 50 （LTPD） またはλ 許容数（C） 0 5 （1.03） 1 8 （4.4） 2 11 （7.4） 3 13 （10.5） 4 16 （12.3） 5 19 （13.8） 6 21 （15.6） 7 24 （16.6） 8 26 （18.1） 9 28 （19.4） 10 31 （19.9） 11 33 （21.0） 12 36 （21.4） 13 38 （22.3） 14 40 （23.1） 15 43 （23.3） 16 45 （24.1） 17 47 （24.7） 18 50 （24.9） 19 52 （25.5） 20 54 （26.1） 25 65 （27.0）

30 （r = C＋1） 8 （0.64） 13 （2.7） 18 （4.5） 22 （6.2） 27 （7.3） 31 （8.4） 35 （9.4） 39 （10.2） 43 （10.9） 47 （11.5） 51 （12.1） 54 （12.8） 59 （13.0） 63 （13.4） 67 （13.8） 71 （14.1） 74 （14.6） 79 （14.7） 83 （15.0） 86 （15.4） 90 （15.6） 109 （16.1）

20

15

10

7

5

最小抜取個数（寿命試験に要求される素子×時間の場合は1000倍） 11 15 22 32 45 （0.46） （0.34） （0.23） （0.16） （0.11） 18 25 38 55 77 （2.0） （1.4） （0.94） （0.65） （0.46） 25 34 52 75 105 （3.4） （2.24） （1.6） （1.1） （0.78） 32 43 65 94 132 （4.4） （3.2） （2.1） （1.5） （1.0） 38 52 78 113 158 （5.3） （3.9） （2.6） （1.8） （1.3） 45 60 91 131 184 （6.0） （4.4） （2.9） （2.0） （1.4） 51 68 104 149 209 （6.6） （4.9） （3.2） （2.2） （1.6） 57 77 116 166 234 （7.2） （5.3） （3.5） （2.4） （1.7） 63 85 128 184 258 （7.7） （5.6） （3.7） （2.6） （1.8） 69 93 140 201 282 （8.1） （6.0） （3.9） （2.7） （1.9） 75 100 152 218 306 （8.4） （6.3） （4.1） （2.9） （2.0） 83 111 166 238 332 （8.3） （6.2） （4.2） （2.9） （2.1） 89 119 178 254 356 （8.6） （6.5） （4.3） （3.0） （2.2） 95 126 190 271 379 （8.9） （6.7） （4.5） （3.1） （2.26） 101 134 201 288 403 （9.2） （6.9） （4.6） （3.2） （2.3） 107 142 213 305 426 （9.4） （7.1） （4.7） （3.3） （2.36） 112 150 225 321 450 （9.7） （7.2） （4.8） （3.37） （2.41） 118 158 236 338 473 （9.86） （7.36） （4.93） （3.44） （2.46） 124 165 248 354 496 （10.0） （7.54） （5.02） （3.51） （2.51） 130 173 259 370 518 （10.2） （7.76） （5.12） （3.58） （2.56） 135 180 271 386 541 （10.4） （7.82） （5.19） （3.65） （2.60） 163 217 326 466 652 （10.8） （8.08） （5.38） （3.76） （2.69）

3

76 （0.07） 129 (0.28） 176 （0.47） 221 （0.62） 265 （0.75） 308 （0.85） 349 （0.94） 390 （1.0） 431 （1.1） 471 （1.2） 511 （1.2） 555 （1.2） 594 （1.3） 632 （1.3） 672 （1.4） 711 （1.41） 750 （1.44） 788 （1.48） 826 （1.51） 864 （1.53） 902 （1.56） 1086 （1.61）

備考1. 抜取個数はポアソン二項分布指数の限度に基づいて決定されている。 2. 20ロット中19ロット（平均して）の割合で合格するのに必要な最低品質（AQL近似値）を（ ）内 で参考に示す。 252

テクニカル・ノート PQ10478JJ02V0TN

付録A 抜取検査

表A−5 LTPD抜取表（2/2） （単一抜取） 2

1.5

1

0.7

0.5

0.3

0.2

0.15

0.1

116 （0.04） 195 （0.18） 266 （0.31） 333 （0.41） 398 （0.50） 462 （0.57） 528 （0.62） 589 （0.67） 648 （0.72） 709 （0.77） 770 （0.80） 832 （0.83） 890 （0.86） 948 （0.89） 1007 （0.92） 1066 （0.94） 1124 （0.96） 1182 （0.98） 1239 （1.0） 1296 （1.02） 1353 （1.04） 1629 （1.08）

153 （0.03） 258 （0.14） 354 （0.23） 444 （0.31） 531 （0.37） 617 （0.42） 700 （0.47） 783 （0.51） 864 （0.54） 945 （0.58） 1025 （0.60） 1109 （0.62） 1187 （0.65） 1264 （0.67） 1343 （0.69） 1422 （0.71） 1499 （0.72） 1576 （0.74） 1652 （0.75） 1728 （0.77） 1803 （0.78） 2173 （0.807）

231 （0.02） 390 （0.09） 533 （0.15） 668 （0.20） 798 （0.25） 927 （0.28） 1054 （0.31） 1178 （0.34） 1300 （0.36） 1421 （0.38） 1541 （0.40） 1664 （0.42） 1781 （0.43） 1896 （0.44） 2015 （0.46） 2133 （0.47） 2249 （0.48） 2364 （0.49） 2478 （0.50） 2591 （0.52） 2705 （0.52） 3259 （0.538）

328 （0.02） 555 （0.06） 759 （0.11） 953 （0.14） 1140 （0.17） 1223 （0.20） 1503 （0.22） 1680 （0.24） 1854 （0.25） 2027 （0.27） 2199 （0.28） 2378 （0.29） 2544 （0.30） 2709 （0.31） 2878 （0.32） 3046 （0.33） 3212 （0.337） 3377 （0.344） 3540 （0.351） 3702 （0.358） 3864 （0.364） 4656 （0.376）

461 （0.01） 778 （0.045） 1065 （0.080） 1337 （0.10） 1599 （0.12） 1855 （0.14） 2107 （0.155） 2355 （0.17） 2599 （0.18） 2842 （0.19） 3082 （0.20） 3323 （0.21） 3562 （0.22） 3793 （0.22） 4029 （0.23） 4265 （0.235） 4497 （0.241） 4728 （0.246） 4956 （0.251） 5183 （0.256） 5410 （0.260） 6518 （0.269）

767 （0.007） 1296 （0.027） 1773 （0.045） 2226 （0.062） 2663 （0.074） 3090 （0.085） 3509 （0.093） 3922 （0.101） 4329 （0.108） 4733 （0.114） 5133 （0.120） 5546 （0.12） 5936 （0.13） 6321 （0.134） 6716 （0.138） 7108 （0.141） 7496 （0.144） 7880 （0.148） 8260 （0.151） 8638 （0.153） 9017 （0.156） 10863 （0.161）

1152 （0.005） 1946 （0.018） 2662 （0.031） 3341 （0.041） 3997 （0.049） 4638 （0.056） 5267 （0.062） 5886 （0.067） 6498 （0.072） 7103 （0.077） 7704 （0.080） 3319 （0.083） 8904 （0.086） 9482 （0.089） 10073 （0.092） 10662 （0.094） 11244 （0.096） 11819 （0.098） 12390 （0.100） 12957 （0.102） 13526 （0.104） 16295 （0.108）

1534 （0.003） 2592 （0.013） 3547 （0.022） 4452 （0.031） 5327 （0.037） 6181 （0.042） 7019 （0.047） 7845 （0.051） 8660 （0.054） 9468 （0.057） 10268 （0.060） 11092 （0.062） 11872 （0.065） 12643 （0.067） 13431 （0.069） 14216 （0.070） 14992 （0.072） 15759 （0.074） 16520 （0.075） 17276 （0.077） 18034 （0.078） 21726 （0.081）

2303 （0.002） 3891 （0.009） 5323 （0.015） 6681 （0.018） 7994 （0.025） 9275 （0.028） 10533 （0.031） 11771 （0.034） 12995 （0.036） 14206 （0.038） 15407 （0.040） 16638 （0.042） 17808 （0.043） 18964 （0.045） 20146 （0.046） 21324 （0.047） 22487 （0.048） 23639 （0.049） 24780 （0.050） 25914 （0.051） 27051 （0.052） 32589 （0.054）

MIL-S-19500

テクニカル・ノート PQ10478JJ02V0TN

253

付録B

信頼性の基礎数理

B. 1 信頼性の尺度と故障率 （1）信頼性の概念 信頼性とは，「アイテムが与えられた条件で規定の期間中，要求された機能を果たすことができ る性質。」（JIS Z 8115「信頼性用語」）と定義されています。しかし，実際にシステムやデバイ スの信頼性を計り，改善し，管理するという立場からはもっと具体的に確率としての信頼性の定義 が必要になります。これを信頼度といい，「システム，製品あるいは部品が，ある規定の条件のも とで意図する期間中，規定の機能を（故障なしに）遂行する確率。」（JIS Z 8115「信頼性用語」） と定義されています。 この定義で，次のことを明確にしておくことが重要です。 ①

対象は何か

②

機能とは何か，したがって機能を失った状態である故障とは何か

③

規定の時間とは何か

④

規定の使用条件とは何か

信頼度は抽象的な信頼性を確率として定量的にとらえ，これによりシステムやデバイスの信頼の程 度を表します。

（2）信頼性を表す尺度 ①

信頼度関数：R(t) 時間 t 経過後，デバイスまたは装置が故障しない割合であり，次式で表されます。

R (t ) =

n − c(t ) n

ここで， n：全試料数 c(t) ：時間 t までの故障数 つまり，信頼度R(t)はt = 0で100%ですが，時間とともに故障するものが増え残存数が減少し て0に向かって低下することになります。 ②

不信頼度関数：F(t) 時間 t 経過までにデバイスまたは装置が故障する割合であり，次式で表されます。

F (t ) =

c( t ) n

ここで， 254

テクニカル・ノート PQ10478JJ02V0TN

付録B

信頼性の基礎数理

n：全試料数 c(t)：時間 t までの故障数 また，信頼度R(t)と不信頼度F(t)の間には以下の関係が成り立ちます。

R (t ) + F (t ) = 1 この関係を図B−1に示します。

図B−1 信頼度R(t)と不信頼度F(t)の関係

F (t)

不信頼度関数 F (t) 信頼度関数 R (t)

100%

R (t)

t （時間）

0

つまり，信頼度R(t)と不信頼度F(t)とは相補性があることを示しています。したがって，信頼 度を知りたい場合，故障しないほうを観測してもよいのですが，逆に故障する部分（不信頼度） を観測してもよいことになります。 ③

故障密度関数：f(t) 時間 t 経過後に，デバイスまたは装置が，単位時間あたりどのぐらいの割合で故障が発生し ているかを表し，次式で表されます。

f (t ) =

dF (t ) dt

ここで， f(t)：故障密度関数 ④

故障率関数：λ (t) 時間 t 経過するまで残存しているデバイスまたは装置が，単位時間あたりどのぐらいの割合 で故障が発生するかを表し，次式で表されます。

λ (t ) =

f (t ) f (t ) = 1 − F (t ) R (t ) テクニカル・ノート PQ10478JJ02V0TN

255

付録B

信頼性の基礎数理

また，この式をHazard rate関数ということもあります。

⑤

累積ハザード関数：H(t) この関数は，故障率関数λ (t)と時間 t 軸とで囲まれた面積で表されます。つまり，故障率関 数λ (t)を累積した関数となり次式で表されます。 t

H (t ) = ∫ λ (t )dt 0

ここで故障率が一定（偶発故障）の場合，信頼度は指数分布に従います。このとき累積ハザ ード関数H(t)は，次式で表されます。

H (t ) = λt 以上をまとめたものを図B−2に示します。

図B−2 F (t), R (t), f (t), λ (t)の関係

R (t ) + F (t ) = 1

R (t )

μ=

F (t )

∞

∫ R (t )dt 0

t

μ

1 dR(t ) λ(t ) = · R(t ) dt μ=

∫ ƒ (t )dt 0

ƒ (t ) =

∞

∫ tƒ (t )dt 0

λ (t ) λ(t ) =

F (t ) =

ƒ (t )

ƒ (t )

∞

∫ ƒ (t )dt t

（3）半導体デバイスの故障率 ①

故障率のパターン 故障率は時間に対する依存の形から，次の3つのタイプに分類されます。 Ⅰ故障率減少型（Decreasing Failure Rate：DFR） 故障が時間の経過とともに減少していくタイプ Ⅱ故障率一定型（Constant Failure Rate：CFR）

256

テクニカル・ノート PQ10478JJ02V0TN

dF (t ) dt

付録B

信頼性の基礎数理

故障が時間の経過に依存しないタイプ Ⅲ故障率増加型（Increasing Failure Rate：IFR） 故障が時間の経過とともに増加していくタイプ

図B−3 時間経過に伴う故障率の変化（バスタブカーブ）

初期故障領域

故 障 率

偶発故障領域

a

摩耗故障領域

b

d c

時間

②

半導体デバイスの場合 一般に，故障率は図B−3に示すようなカーブで表されます。これは，その形からバスタブカ ーブと呼ばれており，初期故障期，偶発故障期，摩耗故障期の3つの領域に分けられます。初 期故障期の不良は，通常製造上の欠陥によるものです。この領域では故障率は時間の経過とと もに低下し安定した状態に落ち着いていきます。偶発故障期は，半導体デバイスの寿命の有効 な領域で故障率は，ほぼ一定とみなされます。摩耗故障期は，特定の不良モードの故障率が急 激に増加し寿命の終わりとみなされます。通常，半導体デバイスの摩耗故障期までの期間は応 用機器の有用寿命に比べて十分に長く，システムの信頼性・保全性にかかわるのは，初期故障 期と偶発故障期です。 初期故障期に不良となる潜在欠陥を持つ半導体デバイスはバーンインなどによりそのほと んどをスクリーニングすることが可能です。摩耗故障に対しては設計段階で十分な対策をとっ ています。したがって，高信頼性半導体デバイスを実現するためには，以下の3項目がキーポ イントになります。 i

設計段階での信頼性の作り込みと認定試験での信頼性確認

ii

製造工程での品質の作り込み

iii スクリーニングによる潜在的初期故障の除去 以上のように，半導体デバイスの故障発生は，いくつかに分類でき，信頼性のデータ解析を 行う場合，故障分布のパターンを明確にすることが大切です。 テクニカル・ノート PQ10478JJ02V0TN

257

付録B

信頼性の基礎数理

B. 2 信頼性解析のための確率分布 （1）正規分布 正規分布は，品質管理で最も多く使用する分布であり，記号ではN（μ , σ 2）と表します。 この分布は，平均値を中心とした左右対称のつり鐘形分布を示し，平均μ の両側±3 σ，±2 σ， ±σの間にそれぞれ観測される時間 t の値の99.73%，95.45%，68.3%が含まれます。 また，この分布に従う故障はある時点を中心に集中的に発生し，バスタブカーブの摩耗故障領域 に当てはめられます。故障密度関数（t）は次式で表されます。

f (t ) =

⎧ (t − μ ) 2 ⎫ exp⎨− ⎬ 2σ 2 ⎭ 2πσ ⎩ 1

(−∞ < t < ∞ )

ここで，μ：平均値 2

σ ：分散

f (t) 1.0

0.5

σ

0

t

μ

（2）対数正規分布 対数正規分布は，時間 t の対数ln t が，正規分布となる分布です。たとえば，エレクトロマイグ レーションの寿命や，修理に要する時間（保全度関数）などは，この分布に適合することが知られ ています。 確率密度関数f(t)は次式で表されます。

⎧ 1 ⎧ (ln t − μ ) 2 ⎫ exp ⎪ ⎨− ⎬ f (t ) = ⎨ 2πσt 2σ 2 ⎭ ⎩ ⎪0 ⎩ 258

(t > 0) (t ≤ 0)

テクニカル・ノート PQ10478JJ02V0TN

付録B

信頼性の基礎数理

この確率密度関数f(t)の形は，極大値を中心に左右が非対称ですがσ が小さいと正規分布に近づき， 故障率が時間とともに増加する形になります。

（3）指数分布 故障率（λ）が時間に対して一定の分布であり，バスタブカーブの偶発故障領域にあてはまりま す。装置，システムの信頼性に極めて広く使用されます。 確率密度関数f(t)，信頼度R(t)は次式で表されます。

⎧ ⎛ t⎞ 1 ⎪λ exp(− λt ) = exp⎜ − ⎟ f (t ) = ⎨ t0 ⎝ t0 ⎠ ⎪0 ⎩

(t ≥ 0) (t < 0)

⎛ t⎞ R (t ) = exp(− λt ) = exp⎜ − ⎟ ⎝ t0 ⎠

1 = MTTF = t 0

λ

( Parameter )

R (t 0 ) = exp(−1) = 0.368 この分布の信頼度は，正規分布が平均μ の前後±3 σ ぐらいに集中しているのに反し，t = 0から ∞ に渡ってスソを引いた分布になっています。 また，平均寿命における信頼度は，36.8%であり正規分布の50%に比べて小さくなります。 この分布は，次に述べるワイブル分布において，形状パラメータm = 1とおいた場合に相当しま す。

（4）ワイブル分布 ワイブル分布はスウェーデンのWeibullが鋼の破壊強度などの分布を表すために使用しはじめた ものです。 テクニカル・ノート PQ10478JJ02V0TN

259

付録B

信頼性の基礎数理

また，この分布は形状パラメータmの値を選ぶことによって初期故障期，偶発故障期，摩耗故障 期の全領域に渡る故障分布をあてはめることができます。したがって，半導体デバイスの信頼度解 析において，最も広く用いられています。 故障密度関数f(t)，信頼度R(t)，故障率λ (t)は次式で表されます。

f (t ) = m

⎛ tm ⎞ t m− 1 exp⎜ − ⎟ t0 ⎝ t0 ⎠

f (t) m = 3.0 1.0 m = 1.5

0.5

m = 1.0

m = 0.5 0

1

2

3

4

t

⎛ tm ⎞ R (t ) = exp⎜ − ⎟ ⎝ t0 ⎠ ここで， m：形状パラメータ

λ (t ) = m

t m− 1 t0

ここで，形状パラメータmの値によって，分布の形状が決定されます。 m = 1の場合 故障率

λ (t) = Constantとなり偶発故障を表します。また，これは指数分布と一致します。

m＞1の場合 故障率λ (t)は，時間とともに増加し，摩耗故障を表します。またm = 2の故障密度関数f(t)は， 対数正規分布に近い形となり，m = 4になると正規分布に近い形になります。 m＜1の場合

260

テクニカル・ノート PQ10478JJ02V0TN

付録B

信頼性の基礎数理

故障率λ は，時間とともに減少し，初期故障を表します。 今まで述べてきた内容は，観測開始後，故障はいつでも起こることを前提としておりますが，実 際には，ある期間中，故障が観測されないことがあります。このようなとき，上述の故障分布に関 する諸式は，故障が起こり始めるまでの時間γ を導入して変形する必要があります。ワイブル分布 に時間γ を導入すると次式で表されます。

⎧ (t − γ ) 2 ⎫ m(t − γ ) m−1 f (t ) = exp ⎨− ⎬ t0 t0 ⎭ ⎩ γ ：位置パラメータ 実用上，時間γ を無故障期間ということがあります。

（5）ガンマ分布 ガンマ分布は故障が指数分布に従う部品を用いたシステムの累積故障時間の分布やストレスが 偶発的に加わって累積して故障するときの故障時間の分布に用いられます。パラメータはλ（尺度） とκ（形状）で，ワイブル分布のようにκ の値によりいろいろな形状を示します。しかし，以下の 式のように解析が非常に煩雑なためあまり使用されてはいません。

m k k −1 − mt f (t ) = t e Γ (k )

f (t) 1

λ =1

κ =1 κ =2

0.5

κ =4 t

0

（6）超幾何分布，二項分布，ポアソン分布 今まで述べてきた分布は主として故障時間を表す連続分布でしたが，これらは，主として故障数 を表す離散分布です。

テクニカル・ノート PQ10478JJ02V0TN

261

付録B

信頼性の基礎数理

（a）超幾何分布 ロットの大きさNが比較的小さく，サンプリングがその結果の発生確率に影響を与える場合 に用います。 pN

f ( x) =

Cx ⋅ N − pN Cn − x N

Cn

（b）二項分布 超幾何分布では計算が大変なので，Nがnに比べ十分大きい（N/n>10）とき（多数回サンプ リングしても発生確率に影響を与えないとき）用います。

f (x )= n Cx ⋅ p x (1 − p) n − x （c）ポアソン分布 二項分布でも大変であるから，Nがnに比べ十分大きくかつpが小さい（p